Scribd
Importer
735 vues2 pages

TP 2: Multiplexage: Multiplexe Ur 8 - 1 S

Ce document décrit un exercice demandant de concevoir un multiplexeur 8 vers 1 en VHDL. L'exercice demande de créer d'abord un multiplexeur 4 vers 1, puis d'utiliser trois de ces multiplexeurs 4 vers 1 pour créer un multiplexeur 8 vers 1. Un testbench VHDL est également requis.

Transféré par

marwen
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOC, PDF, TXT ou lisez en ligne sur Scribd
735 vues2 pages

TP 2: Multiplexage: Multiplexe Ur 8 - 1 S

Ce document décrit un exercice demandant de concevoir un multiplexeur 8 vers 1 en VHDL. L'exercice demande de créer d'abord un multiplexeur 4 vers 1, puis d'utiliser trois de ces multiplexeurs 4 vers 1 pour créer un multiplexeur 8 vers 1. Un testbench VHDL est également requis.

Transféré par

marwen
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOC, PDF, TXT ou lisez en ligne sur Scribd

TP VHDL Année Universitaire 2020-2021

TP 2 : Multiplexage

On désire réaliser un multiplexeur 8 vers 1 permettant de sélectionner l’une des entrées (E0,
E1, E2, E3, E4, E5, E6 et E7) qui sont codées sur N bits à partir de l’entrée de sélection (sel)
codée sur 3 bits. N étant un paramètre générique strictement positif.

E0 N
E1 N
E2 N
E3 N Multiplexe N
ur S
E4 N
E5 N 8-1
N
E6
E7 N

Sel(1) Sel(0)
Sel(2)

Travail demandé :

1) Proposer une description VHDL d’un multiplexeur 4 vers 1 (pour des données sur 1 bit)
2) Proposer une description VHDL structurelle d’un multiplexeur 4 vers 1 (pour des
données sur N bits).
3) a- Proposer un schéma structurel d'un multiplexeur 8 vers 1 en utilisant 3 multiplexeurs
4 vers 1 (pour des données sur N bits).

b- En déduire une description VHDL structurelle d'un multiplexeur 8 vers 1 (pour des
données sur N bits). Pour ceci, définir un package «Mux4N_PKG » qui contient la
déclaration du composant multiplexeur 4 vers 1 (pour des données sur N bits).
c- Ecrire un test bench de ce multiplexeur

1
TP VHDL Année Universitaire 2020-2021

Vous aimerez peut-être aussi