Série d’Exercices #3 – Technologies Look-Up Tables LUT
Exercice1 :
Etant donné une table LUT (look-up table) cinq entrées / sortie unique. Combien
d'emplacements de mémoire contient-elle? Combien de fonctions logiques différentes
(booléennes) peuvent y être implémentées? Implémentez les fonctions booléennes suivantes à
l'aide de cette LUT:
a) F(A, B, C, D, E) = ABC’D’E’ + A’BCDE’ + A’BCDE’ + A’B’C’DE
b) F(A, B, C, D, E) = ABC + AB’CDE’ + DE
c) F(A, B, C, D, E) = (A+B’+C)(A+B’+C’+D+E)(A’+B+E’)
Exercice2:
a- Montrez comment implémenter sur une LUT 3 entrées et 2 sorties la fonction
F (a, b, c) = a + bc.
b- Montrez comment implémenter sur deux tables LUTs 3 entrées et 2 sorties la fonction
F (a, b, e, d) = ab + ed.
Supposons que vous pouvez connecter les LUTs de manière personnalisée (c'est-à-dire,
n'utilisez pas de matrice de commutation, connectez simplement vos fils directement).
Exercice3:
La LUT à quatre entrées / sortie unique est donnée comme élément de base de la logique
combinatoire. Implémentez les fonctions logiques suivantes
a) F(A, B, C, D, E) = AB’CDE’ + ABC’D’E
b) F(A, B, C, D, E) = (A+B+C+E)(A+B’+D’)(B’+C’+D+E)
En utilisant uniquement des LUTs du type donné. De combien de LUT vous avez besoin pour
cette implémentation? Montrez l'interconnexion de toutes les LUT et listez le contenu de
chacune d'entre elles.
Exercice4:
Montrez comment implémenter sur deux LUTs 3 entrées et
2 sorties la fonction suivante:
F (a, b, e, d) = a 'bd + b' ed '.
Supposons que les deux tables LUTs sont connectées de la
manière illustrée à la figure ci-contre. Vous n'aurez pas
besoin d'utiliser toutes les sorties chaque LUT
Exercice5:
Même question pour les fonctions :
a- F (X, y, z) = x' y + xyz' et G (w, x, y, z ) = w' x' y + w' xyz '
b- F (a, b, e, d) = abe + d et G = a '. Vous devez implémenter F et G avec seulement deux
tables LUTs de la manière illustré à la figure pécédante.
Exercice6:
«Concevez» vos propres circuits FPLD qui ne contiennent que des éléments logiques basés sur
des LUT à quatre entrées / sortie unique, qui peuvent s'adapter aux conceptions du problème
précédent. Montrez le partitionnement et l'ajustement de la conception à votre FPLD. Dessinez
toutes les connexions en supposant qu'un nombre suffisant de longues lignes d'interconnexion
est disponible. Votre FPLD doit être organisé comme une matrice de LUT.
Exercice7:
Implémentez un comparateur à 2 bits qui compare deux nombres à 2 bits et qui produit trois
sorties indiquant ‘’supérieur à’’, ‘’inférieur à’’, et ‘’ égal à’’, en utilisant n'importe quel nombre
de tables LUTs 3 entrées et 2 sorties et des connexions personnalisées.
Exercice8:
a- Montrez comment implémenter un additionneur carry –ripple 4 bits en utilisant
n'importe quel nombre de tables LUTs à 3 entrées à 2 entrées et des connexions
personnalisées parmi les tables. Astuce: mappez un additionneur complet à chaque table
LUT.
b- Montrez comment implémenter un additionneur carry –ripple 4 bits en utilisant
n'importe quel nombre de tables LUTs 4-entréesl 1 sortie et des connexions
personnalisées.
c- Montrez comment implémenter un comparateur qui compare deux nombres 8 bits et a
une seule sortie égale à, en utilisant n'importe quel nombre de LUTs de 4 entrée-1 sortie
et des connexions personnalisées.
