U.S.T.H.
B : 2014/2015
Faculté d’Electronique et d’Informatique
Département d’Instrumentation et d’Automatique
Nature de l’examen : Rattrapage Classe/Filière : 2èmeAnnée Licences Electronique
Module : Electronique Générale Responsables : Mme AOUISSI, Mme MIMOUNI & Mr BENAMARA
Durée : 1 h 30 mn Date : 14 /06/2015
Documents : Non Autorisés Année : 2014/2015
Exercice N°1
On considère le montage amplificateur donné par la figure.1, dans lequel les impédances des
capacités seront négligées aux fréquences de travail, le gain en courant statiques et dynamiques
seront supposés égaux : β = h21e = 100. On donne : E = 15V, RC =4.7 kΩ, RE = 4.7 kΩ, RL = 1 kΩ,
Rg = 100 Ω, RL = 1 kΩ, VBE0 = 0.7 V, h12e = 0 et h22e = 0 S.
+E
R2 RC
CL
ig
C1
RL
Rg
Vs
R1
Eg
Ve RE CE
Fig.1
1) Calculer les résistances R1, R2 et le coefficient de stabilité SV tel que le courant collecteur Ic est
égal à 1 mA et RB= R1 // R2 =100 kΩ
2) Tracer la droite de charge statique, la droite de charge dynamique et préciser les points
d’intersection avec les axes.
3) Déterminer la résistance d’entrée Re =Ve /ig aux fréquences moyennes.
1
4) Déterminer la résistance de sortie Rs vue aux bornes de la charge RL.
5) Calculer le gain en tension de cet étage amplificateur en dB.
6) On suppose que l’impédance de la capacité C1 n’est plus négligeable, déterminer la nouvelle
expression du gain en tension qu’on mettra sous la forme :
AV = AV0 /( 1 – j K),
K étant fonction de Rg, Re , C1 et de la pulsation ω, que représente AV0 . Déduire la fréquence de
coupure pour une atténuation de -3dB du gain en tension et donner la valeur numérique de cette
fréquence quand la capacité C1= 10 µF
Exercice N°2
Soit l’étage amplificateur à FET de la figure 2:
E
RD
rg Cg
Vs
eg Ve RG RS Cs
Fig. 2
On donne:Vp=-4V, IDSS=8mA, RD=3.3K, rg=1K, E=15V, RS=1K, RG=1M et rDS est
supposée infinie.
1° Calculer le gain en tension Vs/eg en dB de cet étage amplificateur.
2° Quel serait le gain du montage si Rs n’est pas découplée ?
2
Exercice N°3
Le circuit de la figure 3, utilise un transistor à effet de champ à canal N type PNP possédant les
paramètres suivants : IGSS = 50 pA, VGS = -15 V , gm = 4 mA/V.
On donne : E = 12 V, RG1 = RG 2= 2,2 MΩ, RD =RL=12 kΩ, RS = 3.3 kΩ , C1 = CG = CL = 10 uF.
Pour l’étude en régime dynamiques les capacités ont des impédances négligeables et le modèle
du transistor est supposé réel.
1) Donner le schéma équivalent en régime dynamique.
2) Déterminer le gain en tension de cet étage amplificateur, faire l’application numérique dans
le cas où le modèle du transistor est du premier ordre (ρ→ ∞ ).
3) Montrer que la résistance d’entrée vue du générateur Ve est de l’ordre de 1/gm quand ρ→ ∞ .
+E
RD
CL
RG1
C1
RL Vs
CG RG2
RS Ve
Fig.3
3
Exercice N°4
On considère le montage suivant composé de trois amplificateurs opérationnels supposés
idéaux représenter par le schéma de la figure.4. La résistance R représente la valeur totale d’une
résistance variable. (α ≤ 1).
αR (1-α)R
V2 A2
ie A1
Vs
+
Ve
_
A3
C +
Fig.4
1°) Comment sont montés les trois amplificateurs opérationnels (A1, A2 et A3).
2°) Donner l’expression de l’admittance d’entrée ie /Ve du montage.
3°) Tracer la courbe de l’admittance d’entrée en fonction de α et déduire l’’intérêt de ce montage ?
