TP N1
Utilisation des portes logiques
Prpars par :
Mr SMAAL
TP-I : UTILISATION DES PORTES LOGIQUES
Objectifs
Ce TP pour objectifs :
- Identifier et numrer les pins dentres et sorties des circuits logiques suivants
74LS02, 74LS00 et 7416P.
- Cbler et remplir les tables de vrit et dduire les fonctions des circuits logiques
suivants : 74LS02, 74LS00 et 7416P.
I. Partie thorique
Le tableau I ci-dessous rcapitule les diagrammes de connexions des circuits 74LS02, 74LS00
et 7416P.
Nom du circuit Diagramme de connexion
74LS02
74LS00
Mr SMAAL Page1
7416P
Tableau I : Diagramme de connexion des circuits intgrs
II. Equipement ncessaire
Tout le long de ce TP, on va travailler avec le module KL-31001 DIGITAL LOGIC
LAB pour la validation de certaines portes logiques.
III. Manipulation
1. Portes logiques NOR
1. Connecter les entres A, B aux interrupteurs SW0, SW1 et la sortie F1 lindicateur
logique (Led) L1. Mettre SW0 "0". Observer les tats de F1 quand SW1="0" et SW1="1 ".
Dterminer la fonction logique ralise par U1a de la Figure 1-1
Mr SMAAL Page2
Figure 1-1 : Porte NOR du circuit a de la maquette KL33002
2. Relier les deux points A et B par un fil de contact comme illustr sur la figure 1-2 pour
pouvoir raliser le circuit de la figure 1.3. Connecter A SW0 et F1 L1. Quel est ltat de
F1 quand SW0=0 et SW0=1?
Quelle est la fonction logique ralise par ce circuit ?
Figure 1-2 : KL33002 : Circuits logiques assembls (1) Module d'exprience
Fig. 1-3 Porte logique NOR utilise
3. Insrer un fil de contact pour relier A~ B; F1~A1; A1~ B1 comme illustr sur la Figure.1-
4. Connecter lentre A SW0 et la sortie F3 L1.
Observer les tats de F3 quand SW0=0 et SW0=1? Quelle est la fonction logique ralise par
ce circuit ?
Figure. 1-4 Porte logique NOR utilise
4. Relier F1 ~A1 et A1~B1. Connecter les entres A SW0, B SW1; et la sortie F3 L1
comme illustr sur la Figure.1-5.
Mr SMAAL Page3
Figure. 1-5 Porte logique NOR utilise
Reproduire les squences de la table de vrit et noter les tats de la sortie sur la Table 1-1.
SW1(B) SW0(A) F
0 0
0 1
1 0
1 1
Table 1-1
5. Etablir le schma de la Figure. 1-6.
Reproduire les squences de la table de vrit et noter les tats de la sortie sur la Table 1-2.
Quelle est la fonction logique ralise par ce circuit ?
Figure 1-6 : DLLT-EM02 : Circuits logiques assembls (1) Module d'exprience
SW1(D) SW0(A) F3
0 0
0 1
1 0
1 1
Table 1-2
2. Portes logiques NAND
1. Etablir le schma de la Figure. 2-1 pour pouvoir raliser le circuit de la Fig. 2-3. Observer ltat de
la sortie.
Quand SW1="0", F2= __________
Quand SW1="1 ", F2= __________
Quelle est la fonction logique ralise par ce circuit ?
Mr SMAAL Page4
Figure. 2-1 KL33002 Circuits logiques assembls (1) Module d'exprience
Figure. 2-2: Porte logique NAND utilise
2. Etablir le schma de la Figure. 2-3. Observer les tats de la sortie.
Quand SW1="0", F2= _______
Quand SW1="1", F2= _______
Quelle est la fonction logique ralise par ce circuit ?
Figure. 2-3 Porte logique NAND utilise
3. Etablir le schma de la Figure. 2-4 pour pouvoir raliser le circuit de la Fig. 2-5
Reproduire les squences de la table de vrit et noter les tats de la sortie sur la Table 2-1.
Quelle est la fonction logique ralise par ce circuit ?
Fig. 2-4 : KL33002 Circuits logiques assembls (1) Module d'exprience
Mr SMAAL Page5
Fig. 2-5 : Portes logiques NAND utilises en cascade
SW2(A1) SW1(A) F4
0 0
0 1
1 0
1 1
Table 2-1
4. Etablir le schma de la Figure. 2-6 pour pouvoir raliser le circuit de la Fig. 2-7.
Reproduire les squences de la table de vrit et noter les tats de la sortie sur la Table 2-2.
Quelle est la fonction logique ralise par ce circuit ?
Fig. 2-6 : KL33002
Circuits logiques assembls (1) Module d'exprience
Fig. 2-7 : Porte logique NAND utilise
SW2(D) SW1(A) F4
0 0
0 1
1 0
1 1
Table 2-2
3. Portes logiques XOR
Mr SMAAL Page6
Ralisation de la fonction logique XOR avec des portes NAND (Module KL33002
circuit b)
1. Etablir le schma de la figure 3-1 (a) pour pouvoir aboutir au circuit de la Fig. 3-1 (b).
Fig. 3-1 (a) :KL33002 : Circuits logiques assembls (1) Module d'exprience
Fig. 3-1 (b) : Portes logiques NAND
2. Reproduire les squences de la table de vrit concernant les entres A et D et noter les
tats de la sortie sur la Table 3-1.
SW2(D) SW1(A) F4
0 0
0 1
1 0
1 1
Table 3-1
3. Dterminer lexpression boolenne de F1, F2, F3, F4.
ENTREES SORTIE
SW2(D) SW1(A) F1 F2 F3 F4
0 0
0 1
1 0
1 1
Table 3-2
Ralisation de la fonction logique XOR avec les portes logiques de base (KL33002
circuit c)
Mr SMAAL Page7
1. Insrer des fils de contact selon la Fig. 3-2 (a) pour pouvoir raliser le circuit de la Fig. 3-
2(b).
Fig. 3-2 (a) :KL33002 Circuits logiques assembls (1) Module d'exprience
2. Reproduire les squences de la table de vrit concernant les entres A et B et noter les
tats de la sortie sur la Table 3-2.
ENTREES SORTIES
SW2(B) SW1(A) F1 F2 F3 F4
0 0
0 1
1 0
1 1
Table 3-2
Fig. 3-2 (b) : Portes logiques ET, NON et OU
1. Reproduire les squences de la table de vrit concernant les entres A et B et noter
les tats de la sortie sur la Table 3-3.
ENTREES SORTIES
SW2(B) SW1(A) F1 F2 F3
0 0
0 1
1 0
1 1
Table 3-3
Mr SMAAL Page8
4. Porte logique AND-OR-INVERTER (A-O-I)
1. Utiliser U3a, U3b, U3c et U4c du bloc c de la maquette KL33002, comme illustr sur la Fig. 4-1
(a), pour raliser la porte A-O-I de la Fig. 4-1 (b).
Fig. 4-1 (c) est le circuit A-O-I quivalent qui utilise U3a, U3b, U3c utilis en tant que porte OU.
Figure. 4-1 (a).
Figure. 4-1 (b) ; Circuit actuel
Figure. 4-1 (c) - Le circuit A-O-I quivalent
3. Mettre B&B1 "0", reproduire les squences de la table de vrit pour les entres A, A1
comme indiqu dans la Table 4-1 et noter lvolution des sorties.
B&B1 = 0
A1 A F3 F4
0 0
0 1
1 0
1 1
Table 4-1
Comment volue la sortie F3 ?
Mr SMAAL Page9
4. Quand B&B1 0, Comment volue la sortie F3 ?
5. Quand A=A1=0, reproduire les squences de la table de vrit pour les entres B, B1
comme indiqu dans la Table 4-2 et noter lvolution des sorties.
A1& A = 0
B1 B F3 F4
0 0
0 1
1 0
1 1
Table 4-2
Comment volue la sortie F3 ?
6. Quand AxA1 0, Comment volue la sortie F3 ?
7. A quoi est gale la fonction ralise par F3 ?
Mr SMAAL Page10
