Universit de Sousse
Ecole Suprieur de Science et de Technologie De Hammam Sousse
Architectures de DSP
3STIC
Dr. Dalenda Ben Issa
Maitre Assistant
AU: 2015-2016
Objectifs
DSP: Digital Signal Processor
Processeur de Traitement de Signal Numrique (TNS)
Prendre conscience des enjeux techniques et
conomiques des DSP dans leurs grands domaines
d'applications.
Etudier larchitecture des DSP et leur volution.
Etudier larchitecture de DSP de Texas Instruments :
TMS320C67x.
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Plan du cours
Chapitre 1 : Gnralits sur les DSP
Chapitre 2 : Architectures de DSP
Chapitre 3 : Architecture du TMS320C67x
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Chapitre 1 :
Gnralits sur des DSP
Dfinition dun DSP
DSP = Digital Signal Processor
Processeur de traitement Numrique du Signal
Un DSP est un type particulier de processeur.
Comporte un ensemble de fonctions spciales destines
le rendre particulirement performant dans le domaine du
traitement numrique du signal (TNS).
Intgre,
selon
les
marques
et
les
gammes
des
constructeurs, des mmoires, des timers, des ports srie
synchrones rapides, des contrleurs DMA, des ports dE/S
divers.
5
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Exemple : DSK C2812
JTAG Interface
EXPANSION
Data & Address
SRAM
64K x 16
Parallel Port/JTAG
Controller Interface
Power
Connector +5V
I/O Interface
6
Dr. Dalenda Ben Issa
DSP
TMS320C2812
ANALOG
Interface
Cours Architectures de DSP
Exemple : DSK C6416
Traitement numrique vs. Analogique
Les principaux avantages du calcul numrique / au calcul
analogique :
Grande rsistance aux bruits : variations des tensions
dalimentation, variations de la temprature, interfrences
lectromagntiques
Prcision
Stabilit dans le temps
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Traitement numrique vs. Analogique
Stockage des donnes sans dgradation
Programmation flexible et dveloppement rapide
Contrle absolu des donnes lors du traitement
Signal
Analogique
CAN
Processeur
DSP
Signal
Numrique
Dr. Dalenda Ben Issa
CNA
Signal
Analogique
Signal
Numrique
Cours Architectures de DSP
Besoins du Traitement Numrique du Signal
(TNS)
Traitement temps rel
Exemple : Lecture vido pour un tlphone mobile
Audio : 96 kb/s
Vido : 30 f/s
Paramtres rseaux
Dfinir les temps dexcution afin de satisfaire les
contraintes temporelles.
10
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Besoins du Traitement Numrique du Signal
(TNS)
Contraintes systmes embarqus
Matriser la consommation des quipements lectroniques.
Exigence croissante en terme de traitements, de capacit
de mmorisation et de transmission : Augmentation de la
consommation.
11
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Solutions matrielles pour le TNS
ASIP : Application Specific Instruction set Processor
ASIC : Application Specific Integrated Circuit
12
Dr. Dalenda Ben Issa
Cours Architectures de DSP
ASIP
ASIP : Application Specific Instruction set Processor
Processeur programmable optimis pour un groupe
dapplications.
Le jeu dinstructions est enrichi dinstruction spcifique
lapplication.
Exemple :
MAC R1, R2, R3 : multiplier et accumuler
R1 += R2*R3
ASIP :
Bon compromis performance et flexibilit.
Cot de conception lev.
Une solution meilleur entre un GPP(General purpose processors) et
un ASIC.
13
Dr. Dalenda Ben Issa
Cours Architectures de DSP
ASIC
ASIC : Application Specific Integrated Circuit
Circuits Intgrs pour applications spcifiques
Peut contenir un Core CPU
Priphriques
+ juste ce qui est ncessaire
Caractristiques :
Prix de dveloppement lev
Meilleurs performances :
Calcul
Vitesse
Consommation
Peu flexible
14
Dr. Dalenda Ben Issa
Cours Architectures de DSP
ASIC
En gnral un ASIC est construit par lassemblage de
plusieurs blocs appels IP (Intelectual Property).
Un IP = morceau de hardware
Exemple : cur Processeur, mmoire, interface Bus,
interface rseaux, acclrateur graphique, ...
IP hardware : la socit achte un masque (procd
pour fabriquer le CI)
IP software : la socit achte le logiciel dcrivant
lunit sous forme de programme en utilisant C, C++
(verilog, SystemC) , Ada (VHDL),
15
Dr. Dalenda Ben Issa
Cours Architectures de DSP
ASIC
Bus internes
System-on-chip SOC
compos de plusieurs
blocs IP :
D cache
DSP
Processeur, cache, .
Unit analogique (pour
les ES)
1 bus standard (ex :
AMBA)
16
Dr. Dalenda Ben Issa
Antenna
& LCD
& keyboard
Interfaces
Processor
Core
Bluetooth
Interface
I cache
Cours Architectures de DSP
Solutions matrielles pour le TNS
ASIC
ASIP
DSP
Matriel ddi
Performance pour une application spcifique
Temps rel
Temps de dveloppement
17
Dr. Dalenda Ben Issa
GPP
Matriel gnrique
Complexit dans le logiciel
Flexibilit
Consommation dnergie
Cours Architectures de DSP
Profils dutilisation du DSP
Embarqu
Faible cot unitaire
Faible consommation
Architecture limite au
strict ncessaire
Temps rel
18
Dr. Dalenda Ben Issa
Haute performance
Puissance : Calcul
intensif
Paralllisme
Multiplication des units
de calcul internes
Interfaces multi-DSP
Interface avec un
ordinateur
Cours Architectures de DSP
Consommation dnergie
DSP / GPP
19
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Applications des DSP
Communications
Filaire (DSL, cable)
Sans fil (cellulaires,
tlvision numrique, radio
numrique)
Modem
Cryptage
Audio
Mixage et dition
Effets
Suppression de bruit
Annuleur decho
20
Dr. Dalenda Ben Issa
Image / vido
Compression/Codage
Composition
Traitement
Militaire
Imagerie : radar, sonar
Cryptographie
Guidage de missiles
Navigation
Cours Architectures de DSP
Applications des DSP
Biomdical
Equipements de monitoring
Signaux biophysiques
ElectroEncphaloGramme
(EEG)
ElectroCardioGramme (ECG)
Automatisation
Commande de machines
Contrle de moteurs
Robots
Radiographie
Instrumentation
Analyseurs de spectre
Gnrations de fonctions
Analyseurs de rgimes
transitoires
21
Dr. Dalenda Ben Issa
Electronique Automobile
Contrle du moteur
Assistance au freinage
Aide la navigation
Commandes vocales
Cours Architectures de DSP
MP3 Player/Recorder
22
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Radar
23
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Digital Motor Control
24
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Digital Motor Control
25
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Caractristiques des DSP
Chemin de donnes organis pour traitement du
signal
Jeu dinstructions spcialis
Plusieurs bancs mmoire et plusieurs bus
Modes dadressage spcialiss
Priphriques spciaux pour le traitement du signal
Augmentation du paralllisme
26
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Caractristiques des DSP
Augmentation du paralllisme
Calculs
Units de calcul en parallle.
Mmoire accs multiples
Lecture/criture de plusieurs donnes simultanment.
Pipeline
Dcoupage des instructions de faon les excuter intervalles plus
rapprochs.
27
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Pipeline
t1
Fetch
Decode
Execute
t2
t3
F1
t4
t5
t6
F2
D1
t7
t8
t9
F3
D2
E1
D3
E2
E3
Excution sans pipeline
Fetch
t1
t2
t3
t4
t5
t6
t7
t8
t9
F1
F2
F3
F4
F5
F6
D1
D2
D3
D4
D5
D6
E1
E2
E3
E4
E5
E6
Decode
Execute
Excution avec pipeline
28
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Panorama des DSP
MIPS : Million dInstruction Par Seconde
29
Reprsentation des nombres
Les DSP virgule fixe
Les donnes sont reprsentes comme tant des nombres
entiers classiques.
30
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Reprsentation des nombres
Les DSP virgule flottante
Les donnes sont reprsentes en utilisant une mantisse et
un exposant.
31
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Reprsentation des nombres
Les DSP virgule flottante
32
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Virgule fixe ou virgule flottante ?
Cest lapplication qui dfinie la plateforme utiliser dans
le but dobtenir les performances optimums faible prix.
Pour un but ducatif, utiliser un DSP virgule flottante
(6711 ou 6713) qui peut supporter les oprations virgule
flottante et fixe.
33
Dr. Dalenda Ben Issa
Cours Architectures de DSP
Virgule fixe ou virgule flottante ?
Les profiles dapplication ncessitant un processeur flottant sont :
Haute prcision
Dynamique importante
Les inconvnients du DSP flottant sont :
Consommation
Cot
Moins performant que le DSP virgule fixe
95% des DSP sont en virgule fixe.
34
Dr. Dalenda Ben Issa
Cours Architectures de DSP
FIN
Chapitre 1
