UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

Decana de América
FACULTAD DE INGENIERÍA DE
SISTEMAS E INFORMATICA

SISTEMAS DIGITALES
2013-I
Mg. JUAN CARLOS GONZALES
SUAREZ
Computadora Alambrada - Hardwired

Circuito Secuencial
Unidad de Unidad de
Entrada
de Proceso y Salida
Almacenamiento

Modelo de Von Newman

* Computador con * Implica dos ciclos o estados
Programa almacenado en el procesamiento de ordenes.
F
Memoria
Principal

E
Unidad Central
de Proceso
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 Bloques principales de una Computadora
ROM: UVPROM, FLASH-EPROM.
RAM: SRAM, DRAM, DDR.

Unidad de Memoria

Unidad de Unidad de
Unidad de Proceso
Entrada Salida
Teclado Monitor
Mouse Modem
Lector de CD/DVD Printer
Scanner Grabador de CD/DVD
Micrófono Unidad de Control Parlantes
Disco Duro/Flexible Disco Duro/Flexible

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 +5V GND

BUS DE DIRECCIONES
X1
A15...A8
X2
BUS DE DATOS/DIREC
DATOS
CLK OUT
AD7...AD0
D7... D0
RESET IN
HLDA
READY HOLD
8085 S0
SID S1
SOD IO/M
TRAP ALE
RST 7.5 RD
RST 6.5 WR
RTS 5.5 INTA
INTR RESET OUT
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
Control de Interrupc. Control I/O Serie.
Internal Data Bus Datos
Buffer
Datos

Reg de instruc.
Acumulador Temporal Reg B Reg C
Reg D Reg E
Reg H Reg L
Decodificador
ALU de instrucciones
Puntero de Pila
Contad de Program
Increm / Decrem
Latch Dirección
Flags

Buffer Direc.
Direc.
Control de Reloj

8085 CPU Sistemas Digitales

Mg. Juan Carlos Gonzales Suárez
 8088
Interfase S 4
De Instruction 3 CPU
Memoria
Queue 2
ES 1
CS
Unidad SS
DS
Interfase IP
Unidad de Ejecucion
y
De Bus Control de Sistema

AH AL
BH BL ALU
Unidad CH CL
DH DL
De SP
BP
FLAGS
Ejecucion SI
DI Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 -BHE
A16-A19 -LOCK
AD15-AD0 -TEST
-RD, -WR QS0, QS1

DT/-R, -DEN, ALE -S2, -S1, -S0

ES
CS Cola de
SS Unidad de
instruc. GND,VCC
Interface de Bus
DS (6 Bytes) Control
IP MN/MX
& READY

AH AL Timing RESET
BH BL CLK
CH CL
ALU
DH DL Flags INTA
(16 bits) HLDA
SP INT
NMI HOLD
BP
-RQ/GT 0,1
SI
DI
8086 CPU Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 80286 Pipelined Microarchitecture
Address formed in 1 clock 6 Byte Prefetch queue

Address
ADDRESS Real Adresses BUS
UNIT UNIT Data

Effective
Data Code
Address 8 MB/s
Bytes
Operands Transfer rate
at 8 MHz
Instructions clock
EXECUTION INSTRUCTION
UNIT UNIT

Up to 3 Instructions
Pre-coded Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 80386 Pipelined Microarchitecture
Execution Unit Segment Unit Page Unit

Registers Segment Traslation

Register Lookaside
Barrel Shifter and Cache Buffer
Multiply/Divide Segment Page
Translator Translator
ALU
Bus Unit

Address
Bus
Prefetch Interface
Decoder Data
Queue
Instruction Control
Queue Prefetcher

Decode Prefetch
Unit Unit Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
Pentium MMX

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
Motorola 68060

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
MicroSPARC

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
Arquitectura del Sistema Bàsico 8086/88

A19... A0
Canal de direccion

8086 88: D0.... D7 A la

U Canal de datos O Memoria
8088 86: D0....D15 y E/S

-RD, -WR,
Canal de control IO/-M

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
Memoria LOGICA 80386DX
80486
80286 FFFFFFFF
80386SX FFFFFFFE
FFFFFFFD
8086 FFFFFF
FFFFFE
8088
FFFFFD
FFFFF
FFFFE 4 GB
FFFFD 16 MB
1 MB
00002 000002 00000002
00001 000001 00000001
00000 000000 00000000
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 80286
Memoria FISICA 80386SX

Banco alto Banco bajo

(impar) (par)
FFFFFF FFFFFE
8088 FFFFFD FFFFFC
FFFFFB FFFFFA
FFFFF
FFFFE -8bits- -8bits-
FFFFD
-8 bits- 8 MB 8 MB
1 MB 000004
00002 000005
00001 000003 000002
00000 000001 000000
D15-D8 D7-D0

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
Memoria FISICA 80386DX y 80486
Banco 3 Banco 2 Banco 1 Banco 0
FFFFFFFF FFFFFFFE FFFFFFFD FFFFFFFC
FFFFFFFB FFFFFFFA FFFFFFF9 FFFFFFF8
FFFFFFF7 FFFFFFF6 FFFFFFF5 FFFFFFF4

1 GB 1 GB 1 GB 1 GB

0000000B 0000000A 00000009 00000008

00000007 00000006 00000005 00000004
00000003 00000002 00000001 00000000
D31-D24 D23-D16 D15-D8 D7-D0
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 EAX 386DX, 486

32 bits

Registros de AX
proposito general 16 bits
AX Acumulador
BX Base AH AL
CX Contador
DX Datos 8 bits 8 bits

8 bits
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 Registro Flags (de banderas o indicadores)
C acarreo
P paridad
A acarreo auxiliar
86/88 Z cero
S signo
286 T trampa
386
I interrupcion
486SX 486DX
D direccion
O sobreflujo
IOPL nivel de privilegio de ent / sal
NT tarea anidada
RF reanudar
VM modo virtual
AC comprobacion de alineacion
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 Registros Apuntadores e Indices
SP Puntero de pila ESP
BP Puntero de base EBP
SI Indice de fuente ESI
DI Indice de destino EDI
IP Puntero de instrucciones EIP
No disponib. en
8086/88 y 286
Registros de Segmentos

CS Segmento de codigo
DS Segmento de datos SEGMENTO
ES Segmento extra
64 KB
SS Segmento de pila
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
DIRECCION LOGICA y FISICA

LOGICA ====> SEGMENTO : DESPLAZAMIENTO

FISICA ====> ( SEGMENTO * 10h ) + DESPLAZAMIENTO
FFFFF

Ejm:

CS = 1000H
Desplaz. = F000H
1FFFF
Desplazamiento
[Link] 1F000 F000
1000:F000
Entonces: 10000 1000

DIR. FISICA 00000 Segmento

1F000H Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 Apuntadores e Indices en los Segmentos
CS DS
IP SI
Puntero de
Indice fuente
Instrucciones

SS ES
BP
Puntero base

Indice destino
SP DI
Puntero de pila
Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
SEGMENTOS Y DESPLAZAMIENTOS IMPLICITOS
8086 / 88

Segmento Desplazamiento

CS IP

SS SP o BP.

DS BX, DI, SI o un número de 16 bits.

ES DI para instrucciones de cadenas.

Sistemas Digitales
Mg. Juan Carlos Gonzales Suárez
 Gracias

Juan Carlos Gonzales Suarez

juancgonzaless@[Link]