0% encontró este documento útil (0 votos)
16 vistas22 páginas

Grupo 6. Circuito Sumador

Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PPTX, PDF, TXT o lee en línea desde Scribd
0% encontró este documento útil (0 votos)
16 vistas22 páginas

Grupo 6. Circuito Sumador

Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PPTX, PDF, TXT o lee en línea desde Scribd

UNIVERSIDAD TECNICA DE

MACHALA
FACULTAD DE INGENIERIA CIVIL
INGENIERIA EN TECNOLOGÍAS DE LA
INFORMACIÓN

Circuito Sumador: Diseño del circuito medio sumador,


sumador completo y sumador BCD

Asignatura: Sistemas Digitales


Profesor: Ing. Eléc. Johnny
Novillo
Integrantes: Jordy Jimbo, Gustavo Muñoz, Jhon Barriga
Unidad IV: Operaciones y circuitos

TEMA: Circuito sumador: Diseño del circuito medio


sumador, sumador completo y sumador BCD

• ¿Cómo emplear los CI


Sumadores, teniendo • Diseñar circuitos aritméticos para
la suma de dígitos binarios
en cuenta el acarreo?

Problema Objetivo
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

VIDEO INTRODUCTORIO

Referencia bibliográfica: https://www.youtube.com/watch?v=PFnM7DZ3POM


Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Medio Sumador
Un medio sumador admite dos dígitos binarios en sus
entradas y genera dos dígitos binarios en sus salidas: un
bit de suma y un bit de acarreo.

Símbolo lógico

Referencia bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-
329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Medio Sumador

Acarreo (Cout):
 La salida de acarreo (Cout) es 1 solo cuando A y B son ambos 1.
 La ecuación correspondiente es: Cout = AB.
 Esto implica que Cout se obtiene a través de una operación AND de las variables de
entrada A y B.

Referencia bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-
329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Medio Sumador

Suma (Σ):
 La salida de la suma (Σ) es 1 solo cuando A y B son diferentes.
 La ecuación correspondiente es: Σ=A⊕B, donde ⊕ representa la operación OR-exclusiva
(XOR).
 Esto implica que Σ se obtiene a través de una operación XOR de las variables de entrada
A y B.

Referencia bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-
329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Medio Sumador

Referencia bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-
329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Medio Sumador

Referencia bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-
329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Sumador Completo
 Un sumador completo tiene un acarreo de entrada mientras que el
semi-sumador no.
 Acepta los bits de entrada y un acarreo de entrada, y genera una
salida de suma y un acarreo de salida.

Referencia Bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Diferencias
 La diferencia principal de un sumador completo y un semi-sumador
o medio sumador es que el sumador completo acepta un acarreo de
entrada.

Referencia Bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Lógica del Sumador Completo


 El sumador completo tiene que sumar dos bits de entrada y un
acarreo de entrada. Del semi-sumador sabemos que la suma de los
bits de entrada A y B es la operación OR-exclusiva de esas dos
variables, A + B. Para sumar el acarreo de entrada (Cin) a los bits
de entrada, hay que aplicar de nuevo la operación OR-exclusiva,
obteniéndose la siguiente ecuación:

Referencia Bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Tabla de Verdad

Referencia Bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-329.
Objetivo: Diseñar circuitos aritméticos para la suma de dígitos binarios

Implementación
 Se pueden utilizar dos puertas OR-exculsiva de 2 entradas. La
primera tiene que generar el término A + B, y la segunda tiene
como entradas la salida de la primera puerta XOR y el acarreo de
entrada

Referencia Bibliográfica: [1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-329.
Objetivo:Diseñar circuitos aritméticos para la suma de dígitos binarios

Ejemplo

Referencia bibliográfica:[1] T. L. Floyd, Fundamentos de sistemas digitales, Novena ed., Madrid: PEARSON EDUCACIÓN S.A., 2006, pp. 328-
329.
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD
A4, A3, A2, A1 representan los bits del primer número a sumar; siendo A1 el bit de menor peso y
A4 el de mayor peso. C0, es el acarreo de entrada y C4 el acarreo de salida

B4, B3, B2, B1 representan los bits del segundo número a sumar; siendo B1 el bit de menor
peso y B4 el de mayor peso
Referencia bibliográfica: Pérez Tirado, Á. & Plaza Castillo, J. (2018). Manual de laboratorio de electrónica digital. Introducción a la electrónica
digital. Barranquilla: Editorial Universidad del Atlántico .
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD
C4, S1, S2, S3, S4 es el resultado de la suma de los dos números anteriores.

El CI se energiza con 5 VCC por el pin 5 y por el pin 12 que corresponde a la tierra del circuito
integrado.

Referencia bibliográfica: Pérez Tirado, Á. & Plaza Castillo, J. (2018). Manual de laboratorio de electrónica digital. Introducción a la electrónica
digital. Barranquilla: Editorial Universidad del Atlántico .
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD
Podemos escribir la suma de dos números de 4 bits como se indica a continuación:

A manera de ejemplo, consideremos las sumas 610 + 810 = 1410, con acarreo de entrada cero y
uno. Esto es (C0 = 0 y C0 = 1):

Referencia bibliográfica: Pérez Tirado, Á. & Plaza Castillo, J. (2018). Manual de laboratorio de electrónica digital. Introducción a la electrónica
digital. Barranquilla: Editorial Universidad del Atlántico .
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD
A manera de ejemplo, consideremos las sumas 1410 + 910 = 2310, con acarreo de entrada cero y
uno. Esto es (C0 = 0 y C0 = 1):

Referencia bibliográfica: Pérez Tirado, Á. & Plaza Castillo, J. (2018). Manual de laboratorio de electrónica digital. Introducción a la electrónica
digital. Barranquilla: Editorial Universidad del Atlántico .
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD
El circuito integrado 7485 es un comparador de magnitud binaria de 4 bits. Funciona
comparando dos números de 4 bits y produce señales de salida que indican la relación de
magnitud entre los dos números.
Tenemos que usarlo ya que este nos ayuda a saber si el resultado de nuestra suma es mayor a 9.

Referencia bibliográfica: E. SALAZAR HIDALGO, DECODIFICADOR BCD A 7 SEGMENTOS. Zacapoaxtla, Puebla.: ZACAPOAXTLA, 2014.
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD
El 74157 es un multiplexor/demultiplexor de 4 bits que permite seleccionar entre cuatro entradas
de datos utilizando dos señales de selección de canal y una señal de habilitación de salida.

74ls157

Referencia bibliográfica: E. SALAZAR HIDALGO, DECODIFICADOR BCD A 7 SEGMENTOS. Zacapoaxtla, Puebla.: ZACAPOAXTLA, 2014.
Objetivo: Entender el funcionamiento del CI 74LS83 para la suma BCD.

Sumador BCD

Referencia bibliográfica: E. SALAZAR HIDALGO, DECODIFICADOR BCD A 7 SEGMENTOS. Zacapoaxtla, Puebla.: ZACAPOAXTLA, 2014.
Gracias por su atención !!!

También podría gustarte