Escuela Profesional de Ingeniería de
Sistemas e Informática x
ARQUITECTURA DE
COMPUTADORAS
• Profesor(a): JOSÉ F RAMONES MORLES
• Correo : [Link]@[Link]
Unidad : 02 Temas : 1 - 4
Semestre: 2019 - I
Escuela Profesional de Ingeniería de
Sistemas e Informática x
AGENDA
MICROPROCESADORES
1. Estructura interna funcional: ALU, CU, Registros
2. Funciones: Ejecución de instrucciones, pipeline,
superscalar. Ej. Estructura funcional 8086/8088
3. Características: ISA, ancho de banda, velocidad,
arquitecturas Cisc y Risc, evolución
4. Paralelismo: evolución en proceso de fabricación y
arquitectura, multicore, memoria caché,
hyperthreading
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Estructura interna funcional
de microprocesadores
Escuela Profesional de Ingeniería de
Sistemas e Informática x
El microprocesador
Componente importante de una computadora,
compuesto de cuatro secciones funcionales:
• Unidad aritmética/lógica (ALU): proporciona
capacidad de cálculo y flujo de programas
• Unidad de control: dirige y controla todos los
procesos
• Registros: almacenamiento temporal que
contienen datos
• Bus interno: red de líneas de comunicación
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Unidades Aritmético Lógica y de Control
• Alu Realiza operaciones aritméticas básicas (sumas, restas,
multiplicaciones, divisiones) y operaciones lógicas (OR, NOT, AND, etc.)
• Unidad de control (UC):
i. Decodifica los códigos de operación
ii. Temporiza las operaciones necesarias para ejecutar las instrucciones y
controla el secuenciamiento de las instrucciones en función de la evolución
del registro contador de programa (PC)
- UC cableada: formada por flip-flops, puertas lógicas, codificadores,
decodificadores, contadores, etc. Utiliza una arquitectura de tipo RISC.
- UC microprogramada: más lenta que la cableada pero permite utilizar
instrucciones más potentes y flexibles. Su principal ventaja es la simplicidad de
su estructura
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Registros
Registros Generales y Especiales (PC, SP, PSW), visibles e invisibles al programador
• Mayoría de CPUs kernel y usuario bit en el PSW controla el modo
• Modo kernel CPU puede ejecutar cualquier instrucción de su conjunto de
instrucciones El SO normalmente opera en modo kernel
• Modo usuario Programas de usuario subconjunto de las instrucciones
• Program Counter (PC) indica donde esta ejecutándose un programa, ayuda a
formar la dirección de la siguiente instrucción
• Stack Pointer (SP) apuntador a la pila
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Funciones de los
microprocesadores
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Funciones básicas de la CPU
CPU atiende solicitudes y controla su ejecución
• Ejecuta programas (procesos) y procesa datos desde memoria
principal
• Controla el acceso a memoria
• Inicializa las operaciones de entrada/salida
• Atiende al sistema de interrupciones
• Controla el funcionamiento de todos los dispositivos de la
computadora
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Ciclo de una instrucción en el P
Instrucción
Obtiene instrucciones de programa en memoria
Fetch
Decodificador Procesador
Determina las acciones requeridas
De instrucción Input
Control
Operando Localiza y obtiene los datos operandos Memoria
Fetch
Ruta
Ejecutar Computa los valores: resultado o status de datos Output
Almacenamiento
de Envía resultados a memoria para un uso posterior ALU Registros
resultados
Instrucción
Determina la siguiente instrucción
siguiente
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Paralelismo a nivel de instrucción
Ejecución simultánea de
instrucciones múltiples
de un proceso/hilo
Escuela Profesional de Ingeniería de
Sistemas e Informática x
A nivel de instrucción: CPU Pipeline
Fuente: Andrew Tanenbaum. Sistemas operativos modernos
Paralelismo a nivel de instrucción: mejora rendimiento al procesar mas de
una instrucción a la vez
Ejemplos: (a) Pipeline de 3 etapas. (b) CPU superscalar
Sistemas de Operación
Escuela Profesional de Ingeniería de
Sistemas e Informática x
A nivel de instrucción: CPU Pipeline
“Burbujas”: problema en
pipelining
Ciclo 2 la instrucción morada se
retrasa y la fase de decodificación
en el ciclo 3 ahora contiene una
burbuja
Todo aquello “detrás” de la
burbuja morada se retrasa
12
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Arquitectura en pipeline: 8086/8088
• Antes, F-D-E se buscaba en memoria la instrucción, se
decodificaba y se ejecutaba, pero otra instrucción no se
podía buscar hasta que no se ejecutara la anterior
• Alto % tiempo, el procesador ocupado con el Fetch, en
lugar de ejecutar las instrucciones
• Intel desarrolló la arquitectura en pipeline, y dividió al
8086 en dos procesadores:
• Uno a cargo del Fetch (BIU)
• Otro del Decode/Execute (EU)
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Arquitectura del 8086
2 procesadores conectados
internamente:
EU Unidad de ejecución
BIU Unidad de interfaz con el
Bus
Escuela Profesional de Ingeniería de
Sistemas e Informática x
La unidad de ejecución (EU)
Da instrucciones a BIU indicando desde dónde
obtener los datos, para luego decodificarlos y
ejecutarlos
Controla las operaciones en datos utilizando el
decodificador de instrucciones y la ALU
No tiene conexión directa con los buses del sistema,
realiza operaciones sobre datos a través de la BIU
Escuela Profesional de Ingeniería de
Sistemas e Informática x
La unidad de ejecución (EU) – Partes funcionales
Sistema de control de la unidad de ejecución: decodifica las instrucciones que le envía
la cola y envía las órdenes a la ALU, según tabla CROM (Control Read Only Memory)
ALU: Maneja todas las operaciones aritméticas y lógicas (+, -, ×, /, OR, AND, NOT)
Registro de banderas (Flag Register): registro de 16 bits tipo flip-flop, es decir, cambia
su estado de acuerdo con el resultado almacenado en el acumulador. Tiene 9 banderas
dividas en 2 grupos: Estatus y Control
Registros de propósito general: 8 registros de propósito general; AH, AL, BH, BL, CH, CL,
DH y DL. Estos registros se pueden usar individualmente para almacenar datos de 8 bits
y se pueden usar en pares para datos de 16 bits. Los pares de registros válidos son AH y
AL (AX), BH y BL (BX), CH y CL (CX), y DH y DL (DX)
Registro de puntero de pila: Es un registro de 16 bits, que contiene la dirección donde
una palabra se almacenó más recientemente en la pila
Escuela Profesional de Ingeniería de
Sistemas e Informática x
La unidad de ejecución (EU) - Registro de banderas
Fuente SlideShare
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Banderas condicionales: Representa el resultado de la última instrucción aritmética o
lógica ejecutada. Se listan:
• Acarreo (Carry): indica condición de desbordamiento para operaciones aritméticas
• Auxiliar (Auxiliary): El procesador utiliza este indicador para realizar la conversión de binario a BCD
• Paridad (Parity): cuando los 8 bits de orden inferior del resultado contienen un número par =1. Para
el número impar = 0
• Cero (Zero): = 1 cuando el resultado de la operación aritmética o lógica es cero; en caso contrario, =
0
• Signo (Sign): contiene el signo del resultado, es negativo = 1, si es positivo 0
• Desbordamiento (Overflow): representa el resultado cuando se excede la capacidad del sistema
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Banderas de control: controlan las operaciones de la unidad de ejecución. Se
listan:
• Depuración (Trap): para el control paso a paso, permite al usuario ejecutar una instrucción a la
vez para la depuración. Si está en 1, entonces el programa puede ejecutarse en modo paso a
paso
• Interrupción (Interrupt): indica activación o desactivación de interrupción, es decir, se utiliza
para permitir o prohibir la interrupción de un programa. Interrupciones habilitadas = 1,
interrupción deshabilitada = 0
• Cadena (Direction): se utiliza en la operación de cadena (string), cuando se establece en 1, se
accede a los bytes de la cadena desde la dirección de memoria superior a la dirección de
memoria inferior y viceversa
Escuela Profesional de Ingeniería de
Sistemas e Informática x
La unidad de ejecución (EU) - Registros de propósito general
• AX: registro de acumuladores. Se utiliza para almacenar los operandos para
operaciones aritméticas
• BX: registro base. Se utiliza para almacenar la dirección base inicial del área de
memoria dentro del segmento de datos
• CX: contador. Se utiliza en la instrucción de bucle para almacenar el contador de
bucle
• DX: se utiliza para mantener la dirección del puerto de E/S, para instrucción de
E/S
Escuela Profesional de Ingeniería de
Sistemas e Informática x
La unidad de interfaz de bus (BIU)
Encargada de todas las transferencias de datos y
direcciones en los buses para la UE, tales como:
• Enviar direcciones
• Obtener instrucciones de la memoria
• Leer datos de los puertos y la memoria
• Escribir datos en los puertos y la memoria
EU y BIU están conectadas al bus Interno
Escuela Profesional de Ingeniería de
Sistemas e Informática x
La unidad de interfaz de bus (BIU) – Partes funcionales
Cola de instrucciones: almacena 6 bytes de instrucciones (8088 son 4 bytes). Se obtiene
la siguiente instrucción mientras se ejecuta la instrucción actual Pipelining
Registros de segmento: Contienen las direcciones de las instrucciones y los datos en la
memoria, que el procesador utiliza para acceder a las localidades de memoria:
• CS: segmento de código. Direcciona ubicación de memoria donde se almacena el programa ejecutable
• DS: segmento de datos. Se accede a los datos en el segmento de datos mediante una dirección de
desplazamiento (offset) o el contenido de otro registro que contiene la dirección de desplazamiento
• SS: segmento de pila, maneja la memoria para almacenar datos y direcciones durante la ejecución
• ES: Segmento extra, es un segmento de datos adicional, que la cadena utiliza para almacenar los
datos adicionales
Apuntador de instrucción (IP): registro de 16 bits que se utiliza para mantener la
dirección de la siguiente instrucción que se ejecutará
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Características de los
microprocesadores
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Características básicas de un P
Los P se diferencian por tres características básicas:
• Set de instrucciones (ISA) : que puede ejecutar el microprocesador
Microarquitectura del CPU (manera ISA es implementada en el P)
• Ancho de banda: cantidad de bits procesados en una sola
instrucción
• Velocidad del reloj: (MHz) – determina cuántas instrucciones por
segundo puede ejecutar el procesador
ISA P se clasifican como RISC o CISC
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Arquitectura del Set de Instrucciones (ISA)
• ISA programacióndel P datos nativos, instrucciones, registros, modos de
direccionamiento, arquitectura de la memoria, manejo de interrupciones, de
excepciones y de dispositivos de E/S. Ej. x86, x86-64, AMD64.
• ISA lenguaje de máquina comandos nativos particulares de P
• Instrucciones:
* aritméticas: sumar y restar
* lógicas: and, or, not
* datos: move, input, output, load, store
* control de flujo: goto, if ... else, call, return
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Arquitecturas CISC y RISC
• CISC instrucciones complejas, el microprocesador tiene que realizar varios accesos a la
memoria. Instrucciones necesitan varios ciclos de reloj. UC microprogramada. Ej. uP: VAX, PDP-
11, Motorola 68000 family, AMD and Intel x86
• RISC instrucciones más sencillas que se realizan por lo general en un solo ciclo de reloj. UC
cableada. Tarea mas fácil para el compilador. Ej. uP: Alpha, ARC, ARM, AVR, MIPS, PA-RISC, PIC,
Power Architecture, and SPARC
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Arquitecturas CISC y RISC
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Ancho de banda y velocidad del P
• Bus determina el número de bits que podrá transmitir simultáneamente. Ej. 64
bits
• De la velocidad y prestaciones del procesador dependerá el comportamiento general
del sistema. También de otros buses y dispositivos
• Indicador de velocidad de un P se mide en Hz (frecuencia) 1Hz equivale a una
operación/segundo. No solo depende de esto
• Actualmente en GHz (Gigahercios - Mil millones de operaciones por segundo) y en
aumento
• Ej. 3.5 GHz + turbo = 4.5 GHz
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Algunas consideraciones sobre los P
• Compuesto por miles de millones de diminutos
transitores que pueden ejecutar y procesar cientos
de miles de órdenes en pequeñas fracciones de
segundo
• Consumo de energía está ligado a su velocidad de
proceso y a la actividad interna TDP
• No es el único procesador de la mayoría de lo
computadores tarjetas gráficas o de sonido
poseen procesadores que alivian la carga de la CPU
• Procesadores más comerciales, dependiendo de su
fabricante Intel, AMD y ARM
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Paralelismo en
microprocesadores
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Evolución de Arquitectura de P Intel y Ley de Moore
1965 Gordon Moore # transistores de un P se duplicaría c/año hasta 1975, se ajustó a c/2 años
Tick-Tock de Intel
Fuente: Intel
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Evolución de los P Intel
Fuente: [Link]
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Mejora del rendimiento en P – Paralelismo
• A nivel de hilos Ejecución
simultánea de multiples hilos
(Hyperthreading)
• Modelos multinúcleos (multicore)
Escuela Profesional de Ingeniería de
Sistemas e Informática x
P multinúcleo y con multihilamiento
• Permite paralelismo a nivel de hilos
• Hyperthreading (Intel)
• Multithreading (AMD)
• Combina dos o más procesadores
independientes en un solo circuito
integrado
Escuela Profesional de Ingeniería de
Sistemas e Informática x
P multinúcleo y con multihilamiento
• VLSI cachés más grandes en la
CPU y multinúcleos
• Multihilamiento (multithreading)
dos hilos de ejecución distintos
en la CPU, alternándose en nseg
un proceso en ejecución a la
vez
• Multinúcleos (Multicore)
procesamiento paralelo Fuente: Andrew Tanenbaum. Sistemas operativos modernos
Requiere SO Multiprocesador (a) Un chip de cuatro núcleos (quad-core) con una caché L2 compartida. Intel
(b) Un chip de cuatro núcleos con cachés L2 separadas. AMD
Sistemas de Operación
Escuela Profesional de Ingeniería de
Sistemas e Informática x
P multinúcleo y con multihilamiento
Sistemas de Operación
Escuela Profesional de Ingeniería de
Sistemas e Informática x
P multinúcleo y con multihilamiento
Escuela Profesional de Ingeniería de
Sistemas e Informática x
P multinúcleo y con multihilamiento
Escuela Profesional de Ingeniería de
Sistemas e Informática x
Tecnología Multicore Intel AMD actual
Ryzen Ryzen Ryzen
Nombre del
Threadripper i9-7980XE i9-7960X i9-7940X Threadripper i9-7920X Threadripper i9-7900X
procesador
2990WX 2950X 1920X
Proceso 12 nm 14nm 14nm 14nm 12 nm 14nm 14 nm 14nm
Arquitectura Zen+ SKL-X SKL-X SKL-X Zen+ SKL-X Zen SKL-X
Núcleos/Hilos 32/64 18/36 16/32 14/28 16/32 12/24 12/24 10/20
Frecuencia
3.0 GHz 2.8 GHz 2.8 GHz 3.1 GHz 3.5 GHz 2,9 GHz 3,5 GHz 3.3 GHz
base
Turbo Boost
4.2 GHz 4.5 GHz 4.4 GHz 4.4 GHz 4.4 GHz 4.3 GHz 4 GHz 4.5 GHz
Max
L3 Caché 64 MB 24.75 MB 22 MB 16.25 MB 32 MB 16.5 MB 32 MB 13.75 MB
L2 Caché 16 MB 18 MB 16 MB 14 MB 8 MB 12 MB 6 MB 10 MB
Fuente: [Link]
Escuela Profesional de Ingeniería de
Sistemas e Informática x
¡Gracias!
Escuela Profesional de Ingeniería de
Sistemas e Informática x
