UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
Escuela de Electrónica
NOTAS DEL CURSO DE
CIRCUITOS DIGITALES II
DISPOSITIVOS RECONFIGURABLES
Profesor: Guillermo Tejada Muñoz Fecha: Julio 2017
DISPOSITIVOS RECONFIGURABLES
El hardware del circuito puede ser configurado más de una vez para tener el
comportamiento deseado por el usuario.
Programmable Logic Array (PLA)
Programmable Array Logic (PAL)
Programmable Logic Device (PLD)
Complex Programmable Logic Device (CPLD)
Field Programmable Gate Array (FPGA)
FPGA - CD II - Guillermo Tejada Muñoz 2
PROGRAMMABLE LOGIC ARRAY (PLA)
Plano AND programable
Plano OR programable
Si, hay 4 variables y solo hay 6 y no 16 términos productos, entonces obliga
al usuario simplificar las funciones a implementar.
FPGA - CD II - Guillermo Tejada Muñoz 3
PLA
FPGA - CD II - Guillermo Tejada Muñoz 4
PROGRAMMABLE ARRAY LOGIC (PAL)
Plano OR se reduce y es fijo.
Plano AND programable
FPGA - CD II - Guillermo Tejada Muñoz 5
PROGRAMMABLE LOGIC DEVICE (PLD)
Constituído por PAL, FF, MUX
PAL
El FF y el lazo de realimentación permiten
implementar circuitos secuenciales.
FPGA - CD II - Guillermo Tejada Muñoz 6
COMPLEX PROGRAMMABLE LOGIC DEVICE (CPLD)
Macroceldas
(Altera)
FPGA - CD II - Guillermo Tejada Muñoz 7
CPLD
MAX 3000A: EPM3032A EPM3064A EPM3128A EPM3256A EPM3512A
Tiene de 2 a 32 LABs (Dependiendo la serie).
Cada LAB : Contiene 16 Macroceldas
Cada Macrocelda: Equivale a un PLD
Logic Array Blocks
Cada bloque de
I/O puede
configurarse
como: entrada,
salida, o
bidireccional.
El Programmable Interconnect Array (PIA), genera señales que
permiten conectar cualquier entrada a cualquier salida del arreglo.
FPGA - Guillermo Tejada Muñoz 8
CPLD
Macrocelda
Ignora FF
La matriz
puede
seleccionar
hasta 5 Puede
términos configurarse
productos como FF: D,
JK, SR o T.
Las señales de configuración vienen de celdas de EEPROM
FPGA - CD II - Guillermo Tejada Muñoz 9
FIELD PROGRAMMABLE GATE ARRAY (FPGA)
I. BLOQUE LÓGICO CONFIGURABLE (CLB)
II. BLOQUE DE INTERCONEXIÓN CONFIGURABLE
III. BLOQUE DE ENTRADA SALIDA CONFIGURABLE
IV. CANALES DE CONEXIÓN
FPGA - CD II - Guillermo Tejada Muñoz 10
FPGA
FPGA - CD II - Guillermo Tejada Muñoz 11
FPGA-BLOQUE LÓGICO CONFIGURABLE ( CLB)
Varia de un fabricante a otro pero la parte combinacional se basa en Look -Up Table (LUT)
FPGA - CD II - Guillermo Tejada Muñoz 12
FPGA - EJEMPLO DE UNA IMPLEMENTACIÓN EN EL CLB
2 3
4
1
5
1. La Función F(A, B, C, D) se edita en VHDL o en esquemático, etc. mediante la herramienta de Automatización
de Diseño Electrónico (EDA) (Quartus, Xilinx ISI, etc).
2. La herramienta EDA genera la tabla lógica para la función.
3. La columna F de la tabla es escrita a una memoria SRAM que alimenta o configura al MUX.
4. Las entradas de selección del MUX se utlizan como las entradas de la Función.
5. El resultado es la salida del MUX.
FPGA - CD II - Guillermo Tejada Muñoz 13
FPGA - CD II - Guillermo Tejada Muñoz 14
BLOQUES DE INTERCONEXIÓN - TECNOLOGÍA
I. SRAM
II. ANTIFUSE (Solo una vez)
III. FLASH
FPGA - CD II - Guillermo Tejada Muñoz 15
BLOQUES DE ENTRADA SALIDA Y OTROS
FPGA - CD II - Guillermo Tejada Muñoz 16
CANALES DE CONEXIÓN
FPGA - CD II - Guillermo Tejada Muñoz 17
TENDENCIAS HIBRIDAS
Se han combinado los bloques lógicos e interconexiones de los FPGA con microprocesadores para formar un «Sistema
programable en un chip»:
Virtex-II PRO y Virtex-4 de Xilinx, incluyen uno o más procesadores
PowerPC embebidos junto con la lógica del FPGA.
FPSLIC de Atmel utiliza un procesador AVR en combinación con la
arquitectura lógica programable de Atmel.
Existen núcleos de procesadores implementados en FPGA:
MicroBlaze (32 bits) y PicoBlaze (8 bits) de Xlinx,
Nios y Nios II de Altera,
LatticeMicro32 y LatticeMicro8 procesadores de código abierto
FPGA modernos soportan la reconfiguración parcial, una parte es reprogramada mientras las demás siguen funcionando
(computación reconfigurable, sistemas reconfigurables).
Familia Virtex de Xilinx
FPGA - CD II - Guillermo Tejada Muñoz 18
FABRICANTES FPGA
XILINX
ALTERA
LATTICE SEMICONDUCTOR: FPGA basadas en tecnología Flash, con productos de 90nm y 130nm.
ACTEL: FPGAs Flash reprogrammable.
QUICKLOGIC: Basados en antifusibles (programables una sola vez).
ATMEL: Proveen AVR con FPGAs en el mismo encapsulado.
ACHRONIX SEMICONDUCTOR: Tienen FPGAs muy veloces (2GHz).
MATHSTAR INC.: FPGA que llaman FPOA (Arreglo de objetos de matriz programable).
FPGA - CD II - Guillermo Tejada Muñoz 19
SISTEMA DE DESARROLLO DEL INSTITUTO DE INVESTIGACIÓN
VIRTEX II PRO XC2VP30
FPGA - CD II - Guillermo Tejada Muñoz 20
SISTEMA DE DESARROLLO EN LOS LABORATORIOS
FPGA - CD II - Guillermo Tejada Muñoz 21
HERRAMIENTAS DE DISEÑO
LENGUAJES: VHDL, AHDL, VERILOG, HANDELC
AMBIENTES INTEGRADOS: XILINX ISE, MAX PLUS, LIBERO, QUARTUS
SIMULADORES: MODELSIM, ACTIVE HDL, ETC.
FPGA - CD II - Guillermo Tejada Muñoz 22
Xilinx WebPack ISE (Integrated Software Enviroment)
Simulador ISE o Modelsim
FPGA - CD II - Guillermo Tejada Muñoz 23
Eduardo Augusto Bezerra, Djones Vinicius Lettnin (2014). Synthesizable VHDL
Design for FPGAs. Springer International Publishing Switzerland.
Data sheet, MAX 3000 A, [Link]
Wakerly
Stephen Brown and Jonathan Rose, Architecture of FPGAs and CPLDs: A Tutorial.
Department of Electrical and Computer Engineering University of Toronto.
John F. Wakerly, Diseño Digital - Principios y Practicas, Pearson Education.
FPGA - CD II - Guillermo Tejada Muñoz 24
