COLEGIO DE INGENIERÍA VALLIAMMAI

SRM NAGAR, KATTANKULATHUR-603 203.

DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA Y DE COMUNICACIÓN

EC6302 – BANCO DE PREGUNTAS DE ELECTRÓNICA DIGITAL

UNIDAD - I
Técnicas de minimización y puertas lógicas
Parte - A
1. Aplica el teorema de De-Morgan para simplificar A + BC.

Implicantes primos
3. Dibuja la lógica XOR usando solo puertas NAND.
4. Implementa la siguiente función booleana con lógica NOR - NOR
F = Π(0,2, 4,5,6)
5. Expresar la función de conmutación f (ABC) = B en términos de minterminos.
6. Define minterm & Maxterm. Give examples.
7. Simplificar la expresión Booleana dada F = x’ + xy + xz’ + xy’z’.

8. Demuestre que la suma lógica de todos los minterms de una función booleana de 2 variables es 1.
9. Demuestra que una compuerta NAND de lógica positiva es una compuerta NOR de lógica negativa.

10. Si A y B son variables booleanas y si A=1 y A+B=0, ¿Cuál es B?

11. Realice F = A’B + AB’ utilizando puertas universales mínimas.

12. Escribe la expresión booleana para la salida del sistema que se muestra en la figura.

13. Escriba el fan-in y fan-out de un IC TTL estándar.

14. Demuestra que AB + A'C + BC = AB + A'C
15. Implementa la siguiente función booleana con lógica NAND - NAND
F = ∑(0,1, 3, 5)
16. ¿Qué son los términos que no importan?

17. ¿Cuáles son las puertas universales que implementan la puerta AND usando alguna de las puertas universales?

18. ¿Cuáles son las ventajas de la familia TTL Schottky?

Retraso de propagación
20. Dibuja una puerta triestado activa alta y escribe su tabla de verdad.

Página 1 de 12
 Parte - B
1. a). i). Simplifica la siguiente función usando el mapa de Karnaugh, f=ABCD+AB'C'D'+AB'C+AB &
realizar la SOP usando solo puertas NAND y la POS usando solo puertas NOR (12)
ii). Simplifica el circuito lógico mostrado en la figura (4)

2. a). i). Minimizar el término usando el método de Quine McCluskey y verificar el resultado usando K-
método de mapa πM(0,1,4,11,13,15)+ πd(5,7,8). (10)
ii). Explicar el funcionamiento de la compuerta NAND TTL de 3 entradas con el diagrama requerido y la tabla de verdad.

mesa. (6)

3. a). i). Usando el método K-map, simplifica la siguiente función Boolean y obtén
(a) SOP mínima y
(b) expresión POS mínima y realización utilizando solo puertas NAND y NOR
F=∑m(0,2,3,6,7) + d(8,10,11,15) (10)
ii). Dibuja los circuitos de la puerta NAND de 2 entradas y la puerta NOR de 2 entradas utilizando CMOS (6)

4. a). i). Utilizando el método de Quine McCluskey, simplifica la expresión booleana

F(v,w,x,y,z) =∑(4,5,9,11,12,14,15,27,30)+∑ø(1,17,25,26,31) (10)
ii). Explicar el funcionamiento de una puerta NAND de 2 entradas TTL de totem-pole básica. (6)

5. a).i). Encuentra una representación SOP mínima para f(A,B,C,D,E) =∑m(1,4,6,10,20,22,24,26) +

d(0,11,16,27) usando el método K-map. Dibuja el circuito de la expresión mínima utilizando
solo NAND. (12)
ii). Obtener una implementación NOR – NOR de 3 niveles de f = [ab + cd] ef (4)

6. Minimizar el término utilizando el método de Quine McCluskey y verificar el resultado utilizando el mapa de Karnaugh

métodoΠM(1,4,5,9,12,13,14)·Πd(8,10,11,15). (16)
7. Encuentra una representación SOP mínima para f(A,B,C,D,E)=∑m(1,4,6,10,20,22,24,26)+
d(0,11,16,27) usando el método K-map. Dibuja el circuito de la expresión mínima usando
solo NAND. (16)
8. (i) Dado Y (A, B, C, D) =∏M(0, 1, 3, 5, 6, 7, 10, 14, 15), dibuja el mapa K y obtiene el
expresión simplificada. Realizar la expresión mínima utilizando compuertas básicas. (8)
(ii) Demostrar por inducción perfecta (8)
(i). A+AB = A
(ii) A(A+B) = A
(iii) A+A'B = A+B y
(iv) A(A' + B) = AB

Página 2 de 12
9. (i). Compara y contrasta las características de las familias lógicas TTL y CMOS. (8)
(ii). Enumere las reglas básicas (leyes) que se utilizan en las expresiones del álgebra booleana con
ejemplo. (8)
10. Simplificar usando K-map para obtener la expresión POS mínima (A' + B' + C + D) (A + B' + C + D)
(A+B+C+D’) (A+B+C’+D’) (A’+B+C+D’) (A+B+C’+D). (16)
11. (i). Implementa la expresión Y (A, B, C) =∏M(0, 2, 4, 5, 6,) usando solo NOR-NOR
lógica. (8)
(ii). Dibuja el esquema y explica el funcionamiento de un inversor CMOS. También explica su
características. (8)
12. (i). Expresar la función lógica F=XY+X'Z en producto de maxterminos. (4)
(ii). Simplificar la función de conmutación de 5 variables utilizando el mapa de Karnaugh
f(EDCBA)=∑m(3,5,6,8,9,12,13,14,19,22,24,25,30). (12)

UNIDAD - II
CIRCUITOS COMBINATORIOS
Parte - A
1. ¿Qué es un circuito combinacional? Da ejemplos.
2. Dibuja el diagrama de bloques del sumador paralelo de n bits

3. Escribe una expresión para el préstamo y la diferencia en un circuito restador completo.

4. Distinguir un decodificador de un demultiplexor.

5. Diseñar un sumador medio utilizando solo puertas NAND.

6. ¿Qué es un convertidor de código? Enumere sus tipos.

7. Dibuja un diagrama lógico de un distribuidor de datos de 1 a 4

8. Expresar el código Gray 10111 en números binarios.

9. Implementar un sumador completo usando un multiplexor.

10. Dibuja el diagrama de bloques de un sumador/restador de 4 bits en complemento a 2.

11. Escribe la tabla de funciones y el diagrama lógico de un selector de datos 4:1.

12. Implementar la siguiente función utilizando un multiplexor adecuado F= Σm(0,2,5,7)

13. Relacione la generación de acarreo, la propagación de acarreo, la suma y el acarreo de salida de un sumador anticipado de acarreo.

14. Diseñe un comparador de magnitud de un solo bit para comparar dos palabras A y B.
15. ¿Qué es un codificador de prioridad?

16. Diseña un generador de paridad par de tres bits.

17. Dibuja el diagrama lógico de un sumador en serie.

18. Diseñar un circuito combinacional de medio sustraedor para producir las salidas Diferencia y
Prestar.
19. Dibuja el diagrama lógico de un multiplicador de 2 bits.

20. Sugiera una solución para superar la limitación en la velocidad de un sumador.

Página 3 de 12
 Parte - B
1. (i). Implementa la siguiente función utilizando un multiplexor adecuado F (A, B, C, D) = Σ(1, 3,
4, 11, 12, 13, 14, 15 (8)
(ii). Dibuja el diagrama de lógica de un multiplicador binario de 2 bits por 2 bits y explica su operación.
(8)
(16)
2. Dibuja el esquema en bloques del comparador de magnitud y explica su funcionamiento
3. Dibuja y explica el diagrama de bloques de un sumador/restador paralelo de 4 bits
(16)
4. Diseñar e implementar los circuitos de conversión de BCD a código Excess - (16)
3.
5. (i) Diseñar un convertidor de código BCD a código Gray. Usa 'no importa'. (10)
(ii) Implementar un sustraedor completo utilizando un desmultiplexor. (6)
6. Diseñar un conversor de código Excess-3 a BCD. Usa no importa (16)
7. (i). Implementar un sumador completo utilizando un decodificador. (6)
(ii). Realice F(w, x, y, z) = Σ (1,4,6,7,8,9,10,11,15) utilizando un Mux de 8 a 1 (10)
8. Explicar el funcionamiento del sumador anticipado de acarreo con un diagrama claro. (16)
9. (i). Dibuja y explica el circuito del sumador BCD. (10)
(ii). Diseña un circuito decodificador de siete segmentos para mostrar los números del 0 al 3.

(6)
10. (i). Diseñar y explicar el funcionamiento del convertidor de Gray a BCD. (10)
(ii). Explicar el verificador y generador de paridad par. (6)
11. (i). Dibuja el diagrama lógico del decodificador de BCD a decimal y explica sus operaciones.
(10)
(ii).Design & explain the following circuits, (i) Comparator (ii) 4 to 1 Mux. (6)
12. Dibuja y explica el diagrama de bloques de un sumador serie de 4 bits para sumar el contenido de dos registros.

(16)
UNIDAD – III
CIRCUITOS SECUENCIALES
Parte - A
1. Compara la lógica secuencial asíncrona y sincrónica.
2. Dibuja el diagrama de estado y la ecuación de características de un Flip-Flop D.

3. What is latch? What is the difference between latch and flip flop?
4. Realizar T Flip Flop usando SR Flip Flop
5. ¿En qué se diferencia el JK FF del SR FF en su ecuación básica?
6. Define contador síncrono.
7. Definir el tiempo de Setup y el tiempo de Hold.

Página 4 de 12
8. ¿Cuál es la condición en JK FF para funcionar como D FF?

9. ¿Qué es una condición de carrera? ¿Cómo se elimina?

10. Mention any two differences between the edge triggering and level triggering.
11. Dibuja el diagrama de estados de contadores MOD -10.

12. ¿Qué es un circuito secuencial? Da algunos ejemplos.

13. Dibuja un diagrama lógico basado en NAND del flip-flop JK Master Slave.

14. Convierta un flip flop transparente en un flip flop JK.

Asincrónico
Tabla de estados
17. ¿Qué se entiende por contador programable? Mencione sus aplicaciones.
18. Dibuja la tabla de estado y la tabla de excitación del flip-flop T.

19. ¿Cuántos flip-flops se requieren para construir un contador binario que cuente de 0 a 1023?
20. Diseñar un contador en anillo de 3 bits y encontrar el módulo de un contador diseñado.

Parte - B
1. i). Diseñar y explicar el funcionamiento de un contador paralelo de 4 bits (8)
ii). Diseño y funcionamiento de un contador BCD de rebote con diagrama de temporización. (8)
2. i). Diseñar un contador sincrónico de 3 bits que cuente en la secuencia 000, 001, 011,
010,100, 110, (repetir) 000, …usando D flip flop. (10)
ii). Analiza el diagrama lógico y dibuja el diagrama de estados para la lógica dada. (6)

3. i). Diseñar y explicar el funcionamiento de un contador ascendente/descendente de 4 bits. (8)

ii). Diseño y funcionamiento de un contador MOD-5 sincrónico. 8
4. i). Diseñar un contador síncrono con estados 0, 1, 2, 3, 0, 1, .... utilizando (8)
flip flop JK.
ii).Construir un JK FF usando un D FF, un multiplexor 2:1 y un inversor. (8)
(8)
5. i). Diseñe y explique el funcionamiento de un contador paralelo Up/Down de 4 bits.
ii). Diseño y funcionamiento de un contador síncrono MOD-6 utilizando JK FF. (8)
6. i). Diseña un contador síncrono de 3 bits que cuente en la secuencia 1, 3, 2, 6, 7, 5, 4,
(repetir) 1,3..... usando T FF (10)
ii). Realizar el Flip Flop JK utilizando el Flip Flop SR (6)

Página 5 de 12
7. Diseñar un detector de secuencias que detecte la secuencia 01110 utilizando flip-flops(16)
D.
8. (i). Explica el funcionamiento del registro de desplazamiento universal con un diagrama de bloques
(8) claro.
(ii). Explicar el funcionamiento del Flip-Flop JK Maestro/Esclavo (8)
9. i). Dibuja el diagrama de lógica para un registro de desplazamiento de carga en serie de 5 bits utilizando flip-flops D y explica.

ii). Escribe notas sobre la minimización de estados. (6)

10. Dibuja un registro de desplazamiento SISO, SIPO, PIPO y PISO de 4 bits y dibuja sus formas de onda. (16)
11. i). Dibuja un contador de década asíncrono y explica su funcionamiento con gráficos claros. (8)
ii). Diseñar un contador binario de 3 bits usando flip-flops tipo T que tenga una secuencia repetida de 6 estados.

000-001-010-011-100-101-110. Proporcione la tabla de estados, el diagrama de estados y el diagrama lógico. (8)

12. i). Diseñar y explicar el funcionamiento de un contador MOD-11. (8)

ii). Diseñar un contador para contar la secuencia 0, 1, 2, 4, 5, 6,... usando biestables SR (8)
UNIDAD –IV
DISPOSITIVOS DE MEMORIA

Parte - A
1. Cómo se clasifican los recuerdos.
2. ¿Qué es un EPROM?
3. Compara y contrasta la RAM estática y la RAM dinámica
4. ¿Qué es PLD? Enumera sus tipos.
5. Explica la operación de escritura con un ejemplo.

6. Distinguir entre PAL y PLA.

7. ¿Qué memoria se llama volátil? ¿Por qué?
8. Escribe las ventajas de EPROM sobre PROM.
9. Compara las características de PROM, PAL y PLA
10. ¿Qué es el tiempo de acceso y el tiempo de ciclo de una memoria?

11. ¿Qué es PLA? ¿Cómo se diferencia de PAL y GAL?

12. ¿Qué es la decodificación de la memoria?

13. Implementar la función Exclusive-OR utilizando PROM

14. Escribe las ventajas de E2PROM sobre un EPROM.
15. Implementa la función F1=∑ (0, 1, 2, 5, 7) y F2 = ∑ (1, 2, 4, 6) utilizando PROM.
16. Dibuja las celdas de RAM estática y dinámica.
17. Implementar un multiplicador de 2 bits utilizando ROM.

18. ¿Qué se entiende por expansión de memoria? Mencione su límite.

19. Compara PLD con FPGA.

Página 6 de 12
20. Dibuja el circuito lógico equivalente de una celda de memoria binaria que almacena un bit de

información.
Parte - B
1. i). Da la clasificación de las memorias semiconductoras (8)
ii). Implementa la siguiente función usando PLA F1=∑ (2, 4, 5, 10, 12, 13, 14) y
F2 = ∑ (2, 9, 10, 11, 13, 14, 15). (8)
2. i). BCD realizado a código Excess-3 utilizando matriz ROM (8)
ii). Con un diagrama lógico, explica el macrocelular básico. (8)
3. i). Escribe una nota corta sobre la RAM, tipos de ROMs (10)
ii). Implementa la siguiente función usando PLA F1=∑ (0, 1, 2, 4) y
F2 = ∑ (0, 5, 6, 7). (6)
4. i). Realice la siguiente función utilizando PAL
F1(x, y, z) = ∑ (1, 2, 4, 5, 7). Y
F2(x, y, z) = ∑ (0, 1, 3, 5, 7) (8)
ii). Escribe una nota sobre FPGA con un diagrama claro. (8)
5. i). Explicar los parámetros de tiempo del ciclo de lectura y del ciclo de escritura con la ayuda de los tiempos

diagrama. (10)
ii). Un circuito combinacional se define como la función F1 = AB'C' + AB'C + ABC y
F2 = A'BC + AB'C + ABC. Implementa el circuito digital con una PLA que tenga 3 entradas, 3
términos del producto y 2 salidas. (6)
6.i). Escribe notas breves sobre PLD, tipos de PLD. (8)
ii). Implementar la siguiente función booleana utilizando un PLA de 3×4×2, F1(x, y, z) = ∑ (0, 1,

3, 5) y F2(x, y, z) = ∑ (3, 5, 7) (8)

7. Diseñar utilizando PAL las siguientes funciones booleanas (16)
W(A,B,C,D) = ∑(2, 12, 13)
X(A,B,C,D) = ∑(7, 8, 9, 10, 11, 12, 13, 14, 15)
Y(A,B,C,D) =∑(0, 2,3, 4, 5, 6, 7, 8, 10, 11, 15)
Z(A,B,C,D) = ∑(1, 2, 8, 12, 13)

8. i). Diseñe un circuito combinacional utilizando ROM. El circuito acepta un número de tres bits.

y produce un número binario igual al cuadrado del número de entrada. (8)

ii). Describe la organización de la RAM. (8)
9. i). Dibuja un circuito PLA para implementar la función F1 = A'B + AC'.
F2 = (AC + AB + BC)' (8)

Página 7 de 12
 EPROM (Memoria de solo lectura programable y borrable) es un tipo de memoria no volátil que puede ser borrada mediante exposición
(8) a luz ultravioleta. Se utiliza comúnmente para almacenar firmware y programas que no cambian con frecuencia. Una vez grabada, los datos en EPROM pueden permanecer durante muchos años, pero para reprogramarla, es necesario borrarla completamente.

10.i). Realice la siguiente función utilizando PLA F (w, x, y, z) = Π (0, 3, 5, 7, 12, 15)
+ d (2, 9). (8)
ii). Implementar un convertidor de código binario a código Gray utilizando dispositivos PROM (8)

11. Implemente las siguientes funciones booleanas utilizando un PAL de 4 × 3 × 4 (16)

yo. W(A, B, C, D) = ∑ (0, 2, 6, 7, 8, 9, 12, 13)
ii. X (A, B, C, D) = ∑ (0, 2, 6, 7, 8, 9, 12, 13, 14).
iii.Y(A, B, C, D) = ∑ ( 2, 3, 8, 9, 10, 12, 13)
iv.Z(A, B, C, D) = ∑ (1, 3, 4, 6, 9, 12, 14)
12. i). Explica el principio de funcionamiento de la celda SRAM Bipolar. (8)
ii). ¿Cómo se puede hacer un ROM de 64X8 utilizando ROMs de 32X4? Dibuja tal circuito y explica.

(8)
UNIDAD –V
CIRCUITOS SECUENCIALES SINCRÓNICOS Y ASINCRÓNICOS
Parte - A

1. ¿Cuál es la diferencia entre circuitos secuenciales sincrónicos y asincrónicos?

2. ¿Cuáles son los dos tipos de circuitos secuenciales asincrónicos?

3. Difiera entre la máquina de Moore y la máquina de Mealy.

4. Define tabla de flujo y tabla de flujo primitiva.

5. Escribe un modelo HDL de Verilog de un circuito restador completo.

Defina la tabla de estados.

7. Dibuja los bloques de construcción básicos de un gráfico de Máquina de Estados Algorítmica.

8. Diferenciar entre estado estable e inestable.

9. Escriba un modelo de comportamiento de Verilog de un flip-flop transparente con entrada de reinicio.

10. Dibuja el diagrama de bloques para el modelo de Moore y Mealy.

raza
12. ¿Qué es un diagrama de estados? Da un ejemplo
13. Escribe un código Verilog para un codificador de 4 a 2 utilizando un modelo a nivel de compuertas.

14. ¿Qué son los peligros? ¿Cómo se pueden evitar?

15. Compara el diagrama ASM con un diagrama de flujo convencional.
16. Distinguir entre el modo fundamental y el modo de pulso en circuitos secuenciales asíncronos.

Página 8 de 12
17. Diseñar una puerta NAND de 3 entradas usando Verilog.

18. ¿Cuál es la causa del peligro esencial?

19. Escribe un modelo Verilog de un circuito restador completo.
20. Escriba el procedimiento de análisis de circuitos secuenciales sincrónicos.

Parte - B
1. Diseñar un circuito secuencial lógico sincrónico asociado con reloj utilizando flip flops JK para el

diagrama de estado siguiente. Utilice la reducción de estado si es posible. (16)

2. ¿Qué es un peligro? ¿Cuáles son los tipos de peligros? Verifique si lo siguiente

el circuito contiene un peligro o no Y = x1x2+ x2′x3Si el peligro está presente,
demostrar su eliminación (16)

3. Diseñe una máquina secuencial sincronizada utilizando flip-flops JK para el diagrama de estado mostrado

en la figura. Utilice la reducción de estados si es posible y haga una asignación de estados adecuada. (16)

Página 9 de 12
4. Derivar la tabla de transición, la tabla de estados y el diagrama de estados para el circuito secuencial de Moor

mostrado en la figura a continuación. (16)

5. El circuito secuencial tiene tres flip-flops A, B y C; una entrada x_in; y una salida.
y_out. El diagrama de estados se muestra en la figura a continuación. El circuito debe ser diseñado por

tratando los estados no utilizados como condiciones de no importar. Analiza el circuito obtenido de

el diseño para determinar el efecto de los estados no utilizados. Utilice flancos T en el diseño.
(16)

6. i). Reduce el número de estados en la siguiente tabla de estados y tabule los reducidos.
tabla de estados. (8)
Estado actual Siguiente Estado Salida
X=0 X=1 X=0 X=1
a f b 0 0
b d c 0 0
c f e 0 0

Página 10 de 12
 d g a 1 0
e d c 0 0
f f b 1 1
g g h 0 1
h g a 1 0
ii). Analizar el circuito lógico secuencial sincrónico y derivar la tabla de transición
y diagrama de estados. (8)

7. Diseñar una máquina secuencial sincrónica con reloj utilizando flip-flops T para lo siguiente
diagrama de estados. Utilice la reducción de estados si es posible. También utilice la asignación de estados binarios directos.

(16)

8. i). ¿Qué son los peligros? Da una realización libre de peligros para la siguiente función booleana.

F(A, B, C, D) = ∑m(0, 2, 6, 7, 8, 10, 12) (10)

ii).Diferenciar las máquinas de Moore y Mealy con diagrama de bloques (6)
9. Deriva la tabla de estados y el diagrama de estados del circuito secuencial mostrado a continuación.

figura. Explica la función que realiza el circuito. (16)

Página 11 de 12
10. Diseña un circuito lógico secuencial síncrono con reloj para el siguiente diagrama de estados.
Utiliza la reducción de estados si es posible. (1) Usando flip flops tipo D (2) Usando flip flops tipo T (16)

11. i). Para el diagrama de estados que se muestra en la figura a continuación, diseña un secuencial sincrónico

circuito usando flip flops JK. (12)

ii). ¿Qué es ASM? Da las notaciones básicas. (4)

12. i). ¿Cuáles son los peligros estáticos y dinámicos? Dé ejemplos de realizaciones libres de peligros estáticos - 0 para

la siguiente función booleana. F(A, B, C, D) = ΠM(3, 4, 5, 7, 9, 13, 14, 15). (12)

ii). Escriba el procedimiento de diseño para circuitos lógicos secuenciales asíncronos. (4)

Página 12 de 12