CHANCLAS

¿Qué es un Flip-Flop?

En circuitos digitales, un flip-flop es un término que se refiere a un circuito electrónico (un bistable
multivibrador) que tiene dos estados estables y por lo tanto es capaz de servir como uno
un poco de memoria.

Un flip-flop generalmente es controlado por una o dos señales de control y/o una puerta o reloj.
señal. La salida a menudo incluye el complemento así como la salida normal.

•Historia del Flip-Flop

El primer flip-flop electrónico fue inventado en 1918 por William Eccles y F. W.

Jordania. Se llamó inicialmente el circuito de disparo Eccles-Jordan y consistía en
dos elementos activos (tubos de vacío).

Los tipos de flip-flop (RS, D, T y JK) se discutieron por primera vez en una UCLA de 1954
curso de diseño de computadoras de Montgomery Phister y en su libro Lógico
Diseño de Computadoras Digitales. El autor estaba en ese momento trabajando en Hughes.
Aeronaves bajo el Dr. Eldred Nelson, quien acuñó el término JK para un flip-flop
que cambiaron de estado cuando ambas entradas estaban activas. Los otros nombres fueron acuñados por
Phister. Difieren ligeramente de algunas de las definiciones dadas a continuación.

El origen del nombre del flip-flop JK está detallado por P. L. Lindley, un JPL
ingeniero, en una carta a EDN, una revista de diseño electrónico. La carta está fechada
13 de junio de 1968, y se publicó en la edición de agosto del boletín. En el
carta, el Sr. Lindley explica que escuchó la historia del flip-flop JK del Dr.
Eldred Nelson, quien es responsable de acuñar el término mientras trabajaba en Hughes
Aeronaves. Las chancletas en uso en Hughes en ese momento eran todas del tipo que llegaron a
ser conocido como J-K. Al diseñar un sistema lógico, el Dr. Nelson asignó letras a
entradas de flip-flop de la siguiente manera: #1: A y B, #2: C y D, #3: E y F, #4: G y H, #5: J y
K.

Cierres

Los circuitos bistables fundamentales (latches) suelen ser implementados por NOR de 2 entradas.
y puertas lógicas NAND actuando como los amplificadores inversores mencionados anteriormente. Los dos circuitos
las entradas están completamente desacopladas de las salidas y del bucle de retroalimentación, y pueden
ser fácilmente impulsado por niveles de lógica convencional.

Un biestable RS fundamental construido a partir de dos puertas NOR se dibuja en la figura

a la derecha como un par acoplado cruzado; R y S significan reinicio y ajuste, respectivamente.
El bit almacenado está presente en la salida marcada como Q. En modo de almacenamiento, el R y S
Las entradas son bajas y no afectan el circuito. La retroalimentación positiva se mantiene
la salida Q y la salida Q están en un estado constante, con Q siendo el complemento de Q. Si S es
pulsado alto mientras R se mantiene bajo, luego la salida Q se fuerza a alto, y permanece alto
incluso después de que S regrese bajo; de manera similar, si R se pulsa alto mientras S se mantiene bajo, entonces el
La salida Q se fuerza a bajo y permanece baja incluso después de que R vuelve a bajo.

Flip-flops condicionados por reloj

Los dispositivos más avanzados con reloj (o no transparentes) están diseñados especialmente
para sistemas sincrónicos (discretos en el tiempo); por lo tanto, esos dispositivos ignoran sus entradas
excepto en la transición de una señal de reloj dedicada (conocida como sincronización, pulsación, o
esto hace que el flip-flop cambie o retenga su señal de salida
basado en los valores de las señales de entrada en la transición. Algunos flip-flops cambian
la salida en el flanco ascendente del reloj, otros en el flanco descendente.

Los flip-flops cerrados se implementan típicamente como dispositivos maestro-esclavo donde dos
los flip-flops básicos (más algo de lógica adicional) colaboran para hacerlo insensible a
picos y ruido entre las transiciones cortas del reloj; sin embargo, a menudo también
incluye asynchronousclearorsetinputs que pueden ser utilizados para cambiar el actual
salida independiente del reloj.

Chanclas básicas

Las chanclas se pueden dividir en tipos que han encontrado una aplicabilidad común en ambos
sistemas secuenciales asíncronos y cronometrados: el RS("establecer-restablecer"), D("datos" o
"retraso"), T("alternar"), y los tipos de JK son los comunes; todos los cuales pueden ser
sintetizado a partir de (la mayoría) de otros tipos por unas pocas puertas lógicas. El comportamiento de un
un tipo particular puede ser descrito por lo que se denomina la ecuación característica,
que deriva la salida "siguiente" (es decir, después del siguiente pulso de reloj), Qsiguiente, en términos de
la(s) señal(es) de entrada y/o la salida actual, Q.
 Flip-flop RS (Reset-Set)

Un biestable RS, construido a partir de un par de compuertas NOR acopladas cruzadas

El cierre fundamental es el flip-flop simple RS (también conocido comúnmente como SR)

flip-flop), donde R y S representan reiniciar y establecer, respectivamente. Se puede construir
de un par de puertas lógicas NOR acopladas cruzadas. El bit almacenado está presente en el
salida marcada Q.

Normalmente, en modo de almacenamiento, las entradas R y S están ambas en bajo, y la retroalimentación

mantiene las salidas Q y Q en un estado constante, con Q siendo el complemento de Q. Si
S se pulsa alto mientras R se mantiene bajo, luego la salida Q se fuerza a alto y permanece así.
alto incluso después de que S regrese a bajo; de manera similar, si R se impulsa alto mientras S se mantiene bajo,
entonces la salida Q se fuerza baja, y permanece baja incluso después de que R regrese a bajo.

La ecuación del siguiente estado del flip-flop RS es

Donde Q es el estado actual. Qsiguientese convierte en Q (el valor almacenado) en el borde del reloj.
Esta ecuación se origina de la tesis de maestría de Claude Shannon de 1937.

Operación del Flip-Flop RS (CONSTRUIDO CON PUERTAS NOR)

Tabla de características Tabla de excitación
S R Acción Q(t) Q(t+1) S R Acción
0 0 Mantener estado 0 0 0 X Sin cambios
0 1 Q=0 1 0 0 1 reiniciar
1 0 Q=1 0 1 1 0 conjunto
1 1 Condición de carrera 1 1 X 0 Sin cambios

'X' denota una condición de no importar; lo que significa que la señal es irrelevante

flip-flop JK
El flip-flop J-K es el flip-flop más utilizado debido a su versatilidad. Cuando se utiliza correctamente
utilizado puede realizar la función de un R-S, T o D FF.

Para prevenir cualquier posibilidad de que ocurra una condición de "carrera" cuando tanto el S como el R
las entradas están en lógica 1 cuando la entrada CLK cae de lógica 1 a lógica 0, debemos
de alguna manera evitar que una de esas entradas tenga efecto en el pestillo maestro en
el circuito. Al mismo tiempo, todavía queremos que el flip-flop pueda cambiar de estado
en cada flanco descendente de la entrada CLK, si las señales lógicas de entrada lo requieren.
Por lo tanto, la entrada S o R que se desactivará depende del estado actual del esclavo.
salidas de bloqueo.

Si la salida Q es lógica 1 (el flip-flop está en el estado "Set"), la entrada S no puede hacer
no está más configurado de lo que ya está. Por lo tanto, podemos desactivar la entrada S sin
desactivando el flip-flop bajo estas condiciones. De la misma manera, si la salida Q es
la lógica 0 (el flip-flop está reiniciado), la entrada R se puede desactivar sin causar ningún
daño. Si podemos lograr esto sin demasiados problemas, habremos resuelto el
problema de la condición de 'carrera'

El flip-flop JK incrementa el comportamiento del flip-flop SR (J=Establecer, K=Reiniciar) al

interpretando la condición S = R = 1 como un comando de "cambio" o alternancia. Específicamente,
la combinación J = 1, K = 0 es un comando para establecer el flip-flop; la combinación J
= 0, K = 1 es un comando para reiniciar el flip-flop; y la combinación J = K = 1 es un
comando para alternar el flip-flop, es decir, cambiar su salida al complemento lógico
de su valor actual. Establecer J = K = 0 NO resulta en un flip-flop D, sino más bien,
mantendrá el estado actual. Para sintetizar un flip-flop D, simplemente establezca K igual a
complemento de J. Por lo tanto, el flip-flop JK es un flip-flop universal, porque puede
ser configurado para funcionar como un flip-flop SR, un flip-flop D o un flip-flop T
El J-K es un dispositivo de cinco entradas. Las entradas J y K son para datos. El CLK
la entrada es para el reloj; y las entradas PS y CLR son la preestablecida y la limpieza
las entradas, respectivamente. Las salidas Q y Q son la normal complementaria
salidas
 El diagrama de tiempos para el flip-flop JK activado negativamente

NOTA: El flip-flop se activa en el flanco de bajada (pulsos de reloj en descenso) como se ve en el

diagrama de tiempo.

Un símbolo de circuito para un flip-flop JK activado por flanco negativo, donde < es el
la entrada del reloj, J y K son entradas de datos, Q es la salida de datos almacenados y Q' es la
inverso de Q

La ecuación característica del flip-flop JK es:

•Tabla de Verdad del Flip-Flop JK

Operación del Flip Flop JK

Tabla de características Tabla de excitación

J K QsiguienteComentario Q Qsiguiente J K Comentario

0 0 Qprev mantener estado 0 0 0 X Sin cambio

0 1 0 reiniciar 0 1 1 X Conjunto

1 0 1 conjunto 1 0 X 1 Restablecer

1 1 Qanterior alternar 1 1 X 0 Sin cambio

•Diagrama de pines del IC 7410

IC 7410 es un circuito integrado NAND de tres entradas. Se puede usar para diseñar un Flip-Flop JK.
Fracaso.

•Aplicaciones
1. Un solo flip-flop se puede usar para almacenar un bit, o dígito binario, de datos. Ver
preajuste.
Cualquiera de los tipos de flip-flop se puede usar para construir cualquiera de los otros.
3. Muchas herramientas de síntesis lógica no utilizarán ningún otro tipo que no sea el flip-flop tipo D y
Compuerta D.
4. Los bi-tomas sensibles al nivel causan problemas con el Análisis de Tiempo Estático (STA)
herramientas y Diseño para Pruebas (DFT). Por lo tanto, su uso es a menudo
desanimado
5. Los datos contenidos en varios flip-flops pueden representar el estado de un
secuenciador, el valor de un contador, un carácter ASCII en un ordenador
memoria o cualquier otra pieza de información.
6. Un uso es construir máquinas de estados finitos a partir de lógica electrónica. El flip-
los flops recuerdan el estado anterior de la máquina, y la lógica digital utiliza eso
estado para calcular el siguiente estado.
INFORME DEL PROYECTO

ENCENDIDO
Flip-Flop JK
 Contenidos
Sr no Temas Número de página. Observaciones y Firma
1 Introducción a Flip-Flop
2 Flip-Flop RS
3 Flip-Flop JK
4 Tabla de verdad del Flip-Flop JK
5 Diagrama de pines del CI 7410

6 Aplicaciones
7 Diseños de PCB
8 Conclusión
9 Hojas de datos
Conclusión

El flip-flop JK es un flip-flop universal, porque se puede configurar para funcionar

como un flip-flop SR, un flip-flop D, o un flip-flop T. La condición de 'Carrera' de RS
FF es eliminado en JK FF. JK FF se ha utilizado ampliamente para diseñar circuitos eléctricos.