El Flip-Flop RS Con Reloj Es Como Un Flip-Flop SR Pero Con
Cargado por
ScribdTranslationsEl Flip-Flop RS Con Reloj Es Como Un Flip-Flop SR Pero Con
Cargado por
ScribdTranslationsEl Flip-Flop RS Sincronizado
El flip-flop RS con reloj es como un flip-flop SR pero con
una tercera entrada adicional de un pulso de reloj estándar CLK. El
el símbolo lógico para este flip-flop se muestra a continuación
y una implementación equivalente utilizando puertas NAND
se ilustra aquí
Teniendo en cuenta que la implementación NAND de un
SRFF está impulsado por 0s, entonces se puede ver que el extra
dos compuertas NAND delante del circuito estándar SRFF
significa que el circuito funcionará como un SRFF usual
cuando S o R son 1 y el pulso de reloj también es 1
Por lo tanto, este flip-flop es sincrónico.
Específicamente, una transición de 0 a 1 en cualquiera de las entradas S
o R solo se verá en la salida si el reloj es 1. Un
Se proporciona un diagrama de tiempos de ejemplo a continuación.
El Flip-Flop D
El flip-flop D sigue la entrada, haciendo transiciones que coinciden con ellas.
de la entrada D. La D significa "datos"; este flip-flop almacena el valor
eso está en la línea de datos. Se puede pensar en ello como una celda de memoria básica. A
El flip-flop D se puede hacer a partir de un flip-flop de establecimiento y reinicio [atando el establecimiento a la
reiniciar a través de un inversor. El resultado puede ser cronometrado
Flip-Flop J-K
El flip-flop J-K es el más versátil de los flip-flops básicos. Tiene la siguiente entrada-
característica del flip-flop D enrutado pero tiene dos entradas, tradicionalmente etiquetadas como J y K. Si J
y K son diferentes, entonces la salida Q toma el valor de J en el siguiente flanco del reloj.
Si J y K son ambos bajos, entonces no ocurre ningún cambio. Si J y K son ambos altos en el flanco del reloj.
entonces la salida cambiará de un estado a otro. Puede realizar las funciones de la
flip-flop de set/reset y tiene la ventaja de que no hay estados ambiguos. También puede actuar
como un flip-flop T para lograr la acción de alternancia si J y K están conectados juntos. Este alternar
la aplicación encuentra un uso extenso en contadores binarios.
Flip-flop JK
Diagrama de temporización del flip-flop JK. El flip-flop JK aumenta el comportamiento del flip-flop SR.
(J=Conjunto, K=Restablecer) interpretando la condición S = R = 1 como un comando de "cambio" o alternar.
Específicamente, la combinación J = 1, K = 0 es un comando para configurar el flip-flop; el
La combinación J = 0, K = 1 es un comando para reiniciar el flip-flop; y la combinación J = K = 1
es un comando para alternar el flip-flop, es decir, cambiar su salida a la complemento lógico de su
el valor actual. Ajustar J = K = 0 NO resulta en un flip-flop D, sino que mantendrá el
estado actual. Para sintetizar un flip-flop D, simplemente establece K igual al complemento de J. El
El flip-flop JK es, por lo tanto, un flip-flop universal, porque se puede configurar para funcionar como un SR.
flip-flop, un flip-flop D, o un flip-flop T. NOTA: El flip-flop se activa en el flanco ascendente.
(Pulso de reloj) como se ve en el diagrama de temporización.
Un símbolo de circuito para un flip-flop JK, donde > es la entrada de reloj, J y K son entradas de datos, Q es
la salida de datos almacenados, y Q' es el inverso de Q. La ecuación característica del flip-flop JK
el fracaso es:
y la tabla de verdad correspondiente es:
Operación del Flip Flop JK [5]
Tabla de características
J K Qsiguiente Comentario Q Qsiguiente J K Comentario
0 0 mantener estado 0 0 0 X Sin cambios
0 1 reiniciar 0 1 1 X Establecer
1 0 establecer 1 0 X 1 Reiniciar
1 1 alternar 1 1 X 0 Sin cambio
El origen del nombre del flip-flop JK se detalla por P. L. Lindley, un ingeniero de JPL, en un
carta a EDN, una revista de diseño de electrónica. La carta está fechada el 13 de junio de 1968, y fue
publicado en la edición de agosto del boletín. En la carta, el Sr. Lindley explica que él
escuché la historia del flip-flop JK del Dr. Eldred Nelson, quien es responsable de acuñar
el término mientras trabajaba en Hughes Aircraft. Los flip-flops en uso en Hughes en ese momento eran todos
del tipo que llegó a conocerse como J-K. Al diseñar un sistema lógico, el Dr. Nelson
asignó letras a las entradas del flip-flop de la siguiente manera: #1: A y B, #2: C y D, #3: E y F, #4: G y H,
#5: J & K.
Otra teoría sostiene que las entradas de set y reset se les dieron los símbolos "J" y "K" después de
uno de los ingenieros que ayudó a diseñar el flip-flop J-K, Jack Kilby.
D biestable
El símbolo del flip-flop D La salida Q siempre toma el estado de la entrada D en el momento de un
borde de subida del reloj. (o borde de bajada si la entrada del reloj es activa baja)[6] Se le llama el flip-flop D
fracasar por esta razón, ya que la salida toma el valor de la entrada D o entrada de datos, y
Retarda un conteo de reloj. El flip-flop D puede interpretarse como una celda de memoria primitiva.
retenedor de cero orden, o línea de retardo.
Tabla de verdad:
Reloj
Borde de subida 0 0 X
Bisel ascendente 1 1 X
X Qprev No Ascendente
('X' denota una condición de No importa, lo que significa que la señal es irrelevante)
Registro de desplazamiento de 3 bits. Estos flip-flops son muy útiles, ya que forman la base para los registros de desplazamiento.
que son una parte esencial de muchos dispositivos electrónicos. La ventaja del flip-flop D
sobre el enclavamiento tipo D es que "captura" la señal en el momento en que el reloj se activa,
los cambios subsecuentes de la línea de datos no influyen en Q hasta el siguiente flanco ascendente del reloj. Un
la excepción es que algunos flip-flops tienen una entrada de señal de 'reinicio', que reiniciará Q (a cero), y
puede ser asíncrono o síncrono con el reloj.
El circuito anterior desplaza el contenido del registro a la derecha, una posición de bit en cada uno.
transición activa del reloj. La entrada X se desplaza hacia la posición de bit más a la izquierda.
Si la entrada T está alta, el flip-flop T cambia de estado ('toggle') cada vez que la entrada de reloj está
destellado. Si la entrada T es baja, el flip-flop mantiene el valor anterior. Este comportamiento es
descrito por la ecuación característica:
(o, sin el beneficio del operador XOR, el equivalente:)
y se puede describir en una tabla de verdad:
Operación del Flip-Flop T [5]
Tabla de características
T Q Qnext Comentario Q Qnext T Comentario
0 0 0 mantener estado (sin clk) 0 0 0 Sin cambio
0 1 1 mantener estado (sin clk) 1 1 0 Sin cambio
1 0 1 alternar 0 1 1 Complemento
1 1 0 alternar 1 0 1 Complemento
Cuando T se mantiene alto, el flip-flop tipo toggle divide la frecuencia del reloj entre dos; es decir, si
La frecuencia del reloj es de 4 MHz, la frecuencia de salida obtenida del flip-flop será de 2 MHz.
Esta función de 'dividir por' tiene aplicación en varios tipos de contadores digitales. Un flip-flop T
también se puede construir utilizando un flip-flop JK (los pines J y K están conectados entre sí y actúan como T) o D
flip-flop (la entrada T y Q anterior están conectados a la entrada D a través de una puerta XOR).
