SUMADOR / RESTADOR DE derecha representa 2^0, el segundo bit 2^1, el tercer

bit 2^2 y así sucesivamente.

6 BITS
Representación de números negativos:
(PRÁCTICA DE Forma 1.
LABORATORIO No 4) En la forma un solo se agrega un bit significativo
que representa el signo y se mantiene la magnitud
Universidad Distrital Francisco José De del número de la forma mencionada anteriormente.
Caldas
Forma 2.
Docente: Ernesto Gómez
Electrónica Digital
Suma binaria:
Rafael Antonio Soriano Amaya – 20222007006
Para sumar dos números binarios, se sigue un
Harol David Vacca Sánchez - 20221007021 proceso similar al de la suma decimal. Se comienza
sumando los bits menos significativos (el bit más a
Juan David Avella Niño - 20221007057
la derecha) y se lleva cualquier acarreo al siguiente
bit. Este proceso continúa hasta que se suman todos
los bits, considerando cualquier acarreo que pueda
I. OBJETIVOS ocurrir.
a. implementar el circuito sumador restador por el Acarreo: Cuando la suma de dos bits resulta en un
método de complemento de 6 bits número mayor que 1, se produce un acarreo. Este
b. comprobar el funcionamiento del montaje tanto acarreo se lleva a la siguiente posición a la
en suma como en resta de números binarios izquierda y se suma al siguiente par de bits en la
siguiente iteración.
c. comprobar las aplicaciones de las compuertas
para obtener el sumador Reglas de suma binaria: Las reglas básicas para
sumar números binarios son:
II. MATERIALES
0+0=0
Tabla 1 Materiales utilizados en el desarrollo de la
practica 0+1=1
N
o elemento código cantidad 1+0=1
1 Software psoc creator NA 1
1 + 1 = 10 (0, con un acarreo de 1)
CY8CKIT-059 PSoC
5LP PROTOTYPING Cuando se suman más de dos bits, si la suma de los
2 Microcontrolador KIT 1 bits es 2 o más, se lleva un acarreo al siguiente bit.
Display 7 segmentos
3 4 dígitos NA 2 Métodos de suma binaria: Hay varios métodos para
sumar números binarios, incluyendo el método de
3 Dip switch 8P NA 2
suma directa (simplemente sumando bit a bit) y el
uso de tablas de verdad o diagramas de Karnaugh
para simplificar sumas más complejas.

III. MARCO TEORICO. Representación de resultados: El resultado de la

suma binaria puede requerir un bit adicional si el
En el sistema binario, solo hay dos dígitos posibles: resultado produce un acarreo más allá del bit más
0 y 1. Cada posición en un número binario significativo. Es importante tener en cuenta esto al
representa una potencia de 2, comenzando desde la representar el resultado final.
derecha y aumentando de uno en uno. Por ejemplo,
en el número binario 1010, el primer bit de la
Resta por el método de complemento: Las siguientes son las ecuaciones lógicas para un
sumador completo:
Identificar el sustraendo y el minuendo: El número
que se resta (sustraendo) se toma en su forma Suma (S): S = A XOR B XOR Cin
negativa mediante el método de complemento a
dos, mientras que el otro número (minuendo) se Acarreo de salida (Cout): Cout = (A AND B) OR
mantiene como está. (Cin AND (A XOR B))

Obtener el complemento a dos del sustraendo: Para

obtener el complemento a dos de un número
negativo, invierte todos los bits del número
(cambia 0 por 1 y 1 por 0) y luego le sumas 1 al
resultado. Esto convierte el sustraendo en su forma
negativa.
Sumar el minuendo y el complemento a dos del
sustraendo: Realiza una suma normal entre el
Figura 1 sumador restador completo
minuendo y el complemento a dos del sustraendo.
Ignora cualquier acarreo que pueda surgir durante Sumador-restador:
esta operación.
Un sumador-restador combina varios sumadores
Interpretar el resultado: El resultado de la suma completos y compuertas adicionales para realizar
representa la diferencia entre los dos números tanto la suma como la resta. Para realizar una resta,
originales. Si el resultado comienza con un 1 en su el segundo número se convierte en su complemento
bit más significativo, significa que es negativo y a dos y se agrega al primer número utilizando el
debes interpretar su valor negativo utilizando el sumador.
método de complemento a dos.
Utiliza sumadores completos para sumar los bits
Si es necesario, convertir el resultado a su forma individuales de los números de entrada. Esto
original: Si el resultado final es negativo y está en implica tomar la entrada A, la entrada B y un bit de
su forma negativa (complemento a dos), puedes acarreo, sumarlos para obtener la suma S y el
convertirlo a su forma original aplicando el mismo acarreo de salida Cout.
proceso de complemento a dos inverso: invierte
todos los bits y suma 1 al resultado. Para realizar una resta, convierte el segundo
número en su complemento a dos. Esto implica
Forma del sumador restador: invertir todos los bits y sumar 1 al resultado.
Un sumador-restador es un circuito lógico que Lleva a cabo la resta sumando el primer número
puede realizar tanto la suma como la resta de dos (A) y el complemento a dos del segundo número
números binarios. Estos circuitos pueden (B) junto con el bit de acarreo inicial (que puede
implementarse utilizando puertas lógicas básicas, ser 0 para una resta).
como compuertas AND, OR y XOR, así como
compuertas NOT. A continuación, se explica cómo Utiliza compuertas lógicas adicionales para
construir un sumador-restador utilizando determinar si la operación es una suma o una resta
operadores lógicos: y ajusta adecuadamente el comportamiento del
circuito. Por ejemplo, si se realiza una resta, se
Sumador completo: necesitará un inversor para el bit de acarreo inicial.
Un sumador completo es un bloque básico Interpreta correctamente el resultado. Si el bit más
utilizado en la construcción de un sumador- significativo del resultado es 1, indica un resultado
restador. Puede sumar dos bits de entrada (A y B) negativo en complemento a dos. De lo contrario, el
junto con un bit de acarreo de entrada (Cin). La resultado es positivo.
suma de estos tres bits produce dos resultados: la
suma (S) y el acarreo de salida (Cout).
 Si Cout = 1, el signo del número es negativo
Si Cout = 0, el signo del número es positivo
*Se recuerda que el resultado para operaciones con
resta es en la forma #2.

V. DESCRIPCION ESTRUCTURAL.
El circuito está compuesto por 6 sumadores de 1 bit
anidados como se muestra en la figura 3 además de
7 compuertas xor para cumplir con la función de
resta mediante el método del complemento; es de
IV. DESCRIPCION FUNCIONAL. destacar que cada sumador de 1 bit está constituido
como se muestra en la figura 1.
El circuito que se implementó debe realizar sumas
o resta dependiendo de un bit de entrada, además
de esto debe enviar la respuesta de manera que se
lea el numero en binario, esto indicando el signo
seguido del número, para cualquier par de números
que se disponga de no más de 6 bits cada uno.
Se procede a generar un montaje de 6 componentes
para simular el montaje de un circuito sumador/
restador en forma 2. Se debe tener en cuenta que el
carry de salida del componente previo se
transforma al carry de entrada del componente
siguiente.
Las entradas Y deben llevar una compuerta XOR
lo cual generara su comportamiento de acuerdo a la
operación a realizar:
Si: Cin = 0 (operación suma), la entrada Y no sufre
alteración.
Si: Cin = 1 (operación resta), la entrada Y sufre Figura 4 sumador restador de 6 bits
alteración.
VI. SIMULACIÓN
TABLA DE VERDAD COMPUERTA XOR

X0 Y0 f(x,y)
0 0 0
0 1 1
1 0 1
1 1 0

Adicional a esto, se debe añadir una compuerta Fig 0. Diseño de un sumador paralelo de 1 bit.

XOR al ultimo Carry de Salida, este definirá la De acuerdo a la tabla de verdad:

respuesta del restador, donde:
 Operación Cout
Cin X0 Y0 f(x,y)
X0+Y0 0
0 0 0 0
X0+Y0 0
0 0 1 1
X0+Y0 0
0 1 0 1
X0+Y0 1
0 1 1 0
X0+Y0 0
1 0 0 1 Fig 4. Sumador paralelo con Cin = 0, X0 = 1, Y0 = 1.
X0+Y0 1
1 0 1 0
X0+Y0 1
1 1 0 0
X0+Y0 1
1 1 1 1

Fig 5. Sumador paralelo con Cin = 1, X0 = 0, Y0 = 0.

Fig 1. Sumador paralelo con Cin = 0, X0 = 0, Y0 = 0.

Fig 6. Sumador paralelo con Cin = 1, X0 = 0, Y0 = 1.

Fig 2. Sumador paralelo con Cin =0, X0 = 0, Y0 = 1.

Fig 7. Sumador paralelo con Cin = 1, X0 = 1, Y0 = 0.

Fig 3. Sumador paralelo con Cin = 0, X0 = 1, Y0 = 0.

Fig 7. Sumador paralelo con Cin = 1, X0 = 1, Y0 = 1.

Diseño de un circuito paralelo sumador / Operación Suma (Figura b)
restador (forma #2) de 6 bits.

Fig b. Diseño de un sumador/restador de 6 bits realizando una suma (Hecho

en logisim).
Fig a. Diseño de un sumador/restador de 6 bits (Hecho en logisim).
Operativamente se tiene lo siguiente:
Sumandos:
X = 000110 ; Y = 101000
Respuesta: 101110
Cout = 0.
Operación Resta (El minuendo es mayor al
sustraendo) (Figura c)
Del ejemplo anterior tomamos lo siguiente:
X será el minuendo = 101000
Y será el sustrayendo = 000110
Respuesta = 100010
Cout: 0
Operación Resta (El minuendo es menor al
sustraendo) (Figura d)
Del ejemplo anterior tomamos lo siguiente:
Y será el minuendo = 101000
X será el sustrayendo = 000110
Se debe utilizar el complemento de Y, el cual es:
010111.
Se suma el complemento de Y con X
Respuesta = 011101,
La respuesta anterior debe sumarse con 1 (el cual
representa el carry de salida y genera el signo (el
cual es negativo).
Respuesta = 011110
Cout: 1
Fig c. Diseño de un sumador/restador de 6 bits realizando una resta donde Fig d. Diseño de un sumador/restador de 6 bits realizando una resta donde
el minuendo es mayor al sustraendo (Hecho en logisim). el minuendo es menor al sustraendo (Hecho en logisim).

VIII. REFERENCIAS
[1] c. burch. “The Guide to Being a Logisim
User”. Dr. Carl Burch. Accedido el 24 de febrero
de 2024. [En línea]. Disponible:
[Link]
es/guide/[Link]
[2]. [Link]
[3].[Link]

[4] d. cruz. “Sumador Restador”. Electrónica

Digital. Accedido el 20 de marzo de 2024. [En
línea]. Disponible:
[Link]
or-restador/
[5] J. Perez, “Sumador-restador de 4 bits
codificado en binario signo magnitud”, RA-MA,
S.A. Ed. Publicaciones Version, 2006.