UNIVERSIDAD NACIONAL AUTONOMA DE
MÉXICO
Facultad de Ingeniería
Proyecto 2: Multiplicador Por 5 De Un Dígito En BCD Natural
Con Una Salida BCD Natural
Materia: Diseño Digital Moderno
Profesor: Aban Alonso Moreno Aguilar
Nombres:
- Baeza Álvarez Isaura
- De León López Alexis
Fecha de entrega: 27/Septiembre/2024
Semestre: 2025-1
Introducción
El presente proyecto tiene como objetivo el diseño e implementación de un
multiplicador por 5 de un dígito en BCD natural, con una salida también en formato
BCD natural. Para abordar este diseño, es fundamental entender las características
del sistema y sus restricciones. Un número en BCD (Decimal Codificado en Binario)
utiliza 4 bits para representar dígitos decimales del 0 al 9. Dado que la entrada al
circuito será un dígito en BCD, los valores de entrada pueden variar desde 0000 (0
en decimal) hasta 1001 (9 en decimal).
El desafío radica en realizar la multiplicación de estos valores por 5 y generar una
salida también en BCD. El valor máximo que puede tomar el producto es 9 x 5 = 45,
que en formato binario natural es (101101)₂. Sin embargo, en BCD este valor debe
representarse como dos dígitos: 0100 (4) y 0101 (5), lo que nos lleva a la necesidad
de una salida de 8 bits, dividida en dos grupos de 4 bits, para representar los dígitos
decimales.
A 4 bits Multiplicador x5 B 8 bits
El circuito deberá manejar eficientemente la conversión y despliegue de la salida en
un display de 7 segmentos y mediante LEDs, asegurando una representación clara
y precisa del resultado. Este proyecto no solo implica el diseño de la multiplicación,
sino también la interacción con dispositivos de salida y optimización de recursos
lógicos, lo que lo hizo un proyecto interesante para la materia.
Materiales Utilizados
Para este proyecto se ocuparon el mínimo de materiales según nuestro desarrollo
guiándonos por los mapas de Karnaugh, siendo los siguientes:
▪ Regulador de 5[V] MC7805CT
▪ Dip switch de 4 posiciones (Por la entrada de 4 bits)
▪ 12 LED’s de 5mm (4 verdes para los bits de entrada y 8 rojos para los bits
de salida)
▪ 12 resistencias (8 de 220 Ohms y 4 de 1 kOhms)
▪ Circuito integrado 74LS47 TTL Decodificador en binario (BCD) a 7
segmentos (Ánodo común)
▪ Circuito integrado 74LS47 TTL Inversor
▪ 2 Displays de 7 segmentos de ánodo común
▪ Protoboard
▪ Batería de litio de 9[V]
▪ Alambre estañado calibre #22 AWG
Diseño
1. Desarrollo
Para el desarrollo del proyecto primero planteamos la tabla de verdad de lo que
serian tanto las entradas como salidas del circuito:
Resultado A B C D 𝑫𝟑 𝑫𝟐 𝑫𝟏 𝑫𝟎 𝑼𝟑 𝑼𝟐 𝑼𝟏 𝑼𝟎
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 5 0 0 0 1 0 0 0 0 0 1 0 1
2 10 0 0 1 0 0 0 0 1 0 0 0 0
3 15 0 0 1 1 0 0 0 1 0 1 0 1
4 20 0 1 0 0 0 0 1 0 0 0 0 0
5 25 0 1 0 1 0 0 1 0 0 1 0 1
6 30 0 1 1 0 0 0 1 1 0 0 0 0
7 35 0 1 1 1 0 0 1 1 0 1 0 1
8 40 1 0 0 0 0 1 0 0 0 0 0 0
9 45 1 0 0 1 0 1 0 0 0 1 0 1
Para la minimización de las funciones buscaremos los minitérminos por lo que en las
columnas donde no haya ningún cero descartaremos hacer un mapa de Karnaugh,
por lo que las salidas 𝐷3 , 𝑈3 y 𝑈1 no tendrán su mapa.
Las salidas 𝑈0 y 𝑈2 tienen las mismas salidas por lo que sus mapas son los mismos
Para 𝑈0 y 𝑈2 :
CD 00 01 11 10
AB
00 0 1 1 0
01 0 1 1 0
11 * * * *
10 0 1 * *
Como todos los bits cambian en AB, estos quedan eliminados y solo cambia C, por
lo que aquí la función mínima para 𝑈0 y 𝑈2 : D
Para 𝐷0 :
CD 00 01 11 10
AB
00 0 0 1 1
01 0 0 1 1
11 * * * *
10 0 0 * *
Como todos los bits cambian en AB, estos quedan eliminado y solo cambia D, por lo
que aquí la función mínima para 𝐷0 : C
Para 𝐷1 :
CD 00 01 11 10
AB
00 0 0 0 0
01 1 1 1 1
11 * * * *
10 0 1 * *
Como todos los bits cambian en CD, estos quedan eliminados y solo cambia A, por
lo que aquí la función mínima para 𝐷0 : B
Para 𝐷2 :
CD 00 01 11 10
AB
00 0 0 0 0
01 0 0 0 0
11 * * * *
10 1 1 * *
Como todos los bits cambian en CD, esto queda eliminado y solo cambia B, por lo
que aquí la función mínima para 𝐷0 : A
Por lo que 𝐷2 : A, 𝐷1 : B, 𝐷0 : C, 𝑈2 y 𝑈0 : D
2. Diagrama Lógico
ABCD
𝐷3
𝐷2
𝐷1
𝐷0
𝑈3
𝑈2
𝑈1
𝑈0
3. Patigrama
A 𝐷3
B 𝐷2
C 𝐷1
D 𝑈2 𝑦 𝑈0
Algo extra que agregamos al circuito fueron displays de 7 segmentos, esto para que
sea más cómodo a la hora de leer el resultado y verlo en base 10, para esto fue
necesario un decodificador de binario en BCD a display de ánodo común junto a una
compuerta NOT
Como se puede ver en el circuito realizado en un simulador las entradas para del
decodificador fueron A, B y C ya que este se encargará de las decenas, aunque para
su correcto funcionamiento tuvimos que colocar como 0 la entrada para el bit más
significativo en el decof, esto debido a que según nuestro análisis el valor máximo
que podría tomar las decenas serian 7, siendo 111 en base 2, por lo que ese cuarto
bit no nos serviría. Por lo que las entradas para el decodificador quedaron como
0ABC.
Para las unidades decidimos ocupar una compuerta NOT, esto para ir cambiando los
segmentos B, E y G del display, donde B y E deben estar encendidos cuando la
entrada D sea 0, y G debe estar encendido cuando la entrada D sea 1.
Aquí hay imágenes para comprobar el funcionamiento del circuito antes de realizarlo
físicamente:
Entrada 0001. Por lo tanto, 1x5
Entrada 0010. Por lo tanto, 2x5
Entrada 0111. Por lo tanto, 7x5
Funcionamiento
Como vimos que la simulación del circuito funcionaba de forma adecuada, pasamos
a realizarlo de forma física:
Entrada 0000
Siendo 0x5=0, ningún LED de entrada o de salida se enciende, y en los displays se
muestra 00
Entrada 0001
Siendo 1x5=5. Se enciende el LED de la entrada D, y los LED 𝑈2 𝑦 𝑈0 mostrando 5
en binario BCD y 5 en el display
Entrada 0100
Siendo 4x5=20. Se enciende el LED de la entrada B, y el LED 𝐷1 mostrando 20 en
binario BCD y 20 en el display
Entrada 0111
Siendo 7x5=35. Se encienden los LED’s de las entradas B, C y D, y los LED’s
𝐷1 , 𝐷0 , 𝑈2 𝑦 𝑈0 mostrando 35 en binario BCD y 35 en el display
Entrada 1001
Siendo 9x5=45, esta es la entrada más grande que se puede ingresar si seguimos
respetando el formato BCD de las entradas. Se encienden los LED’s de las entradas
A y D, y los LED’s 𝐷2 , 𝑈2 𝑦 𝑈0 mostrando 45 en binario BCD y 45 en el display
Entrada 1111
Siendo 15x5=75, esta es la entrada más grande que se puede ingresar si no
seguimos respetando el formato BCD de las entradas. Se encienden todos los LED’s
de las entradas, y los LED’s 𝐷2 , 𝐷1 , 𝐷0 , 𝑈2 𝑦 𝑈0 mostrando 75 en binario BCD y 75 en
el display. Por lo que aunque el formato de este multiplicador sea totalmente en BCD,
sigue funcionando aun saliéndonos del formato establecido.
Conclusión
En conclusión, este proyecto nos permitió profundizar en el diseño y optimización
de circuitos aritméticos utilizando mapas de Karnaugh para obtener las funciones
lógicas mínimas necesarias. Al desarrollar el multiplicador por 5 de un dígito en BCD
natural con salida también en BCD, no recurrimos al uso directo de compuertas
lógicas básicas (AND, OR, XOR, NOT), sino que nos enfocamos en simplificar las
expresiones mediante la metodología de mapas de Karnaugh. Esto nos permitió
minimizar el número de términos lógicos necesarios, mejorando la eficiencia del
circuito.
A través de este proceso, adquirimos una mejor comprensión de cómo optimizar
circuitos digitales y cómo reducir complejidad al eliminar redundancias en las
expresiones lógicas. Este enfoque es clave en el diseño de hardware eficiente, ya
que permite ahorrar recursos y mejorar el rendimiento. El proyecto no solo consolidó
conocimientos sobre el uso de mapas de Karnaugh, sino que también reforzó la
importancia de la simplificación lógica en el diseño de sistemas digitales complejos.
