UNIVERSIDAD SURCOLOMBIANA
INGENIERÍA ELECTRÓNICA
LABORATORIO DE ELECTRÓNICA DIGITAL
PRACTICA No. 7 GRUPOS PARES
Implementación de un contador asíncrono de 4 bits ascendente/descendente
con módulo truncado
INTRODUCCIÓN
Obtener un circuito digital con circuitos integrados combinacionales y secuenciales para que
realice operaciones de conteo con 4 bits en forma ascendente o descendente y con cualquier
módulo.
Este proyecto es muy interesante a nivel didáctico y práctico debido a que involucra circuitos
digitales combinacionales y secuenciales y constituye un sistema práctico real.
OBJETIVOS
• Comprender el funcionamiento y las características de los contadores asíncronos en
conteo ascendente o descendente.
• Construir contadores asíncronos con módulo truncado.
MATERIALES
• Instrumentos: Protoboard, fuente de tensión DC, multímetro digital, osciloscopio.
• Componentes: Resistencias y condensadores de acuerdo al cálculo realizado, display de
ánodo común, C.I.: temporizador astable (generador de reloj) 555, Flips Flops J-K,
decodificador de BCD a 7 segmentos y con compuertas para la lógica adicional.
MARCO TEÓRICO
Familiarizarse con el funcionamiento de algunos dispositivos lógicos secuenciales para
implementar contadores asíncronos.
PROCEDIMIENTO
1. Análisis teórico.
a) PROBLEMA
En muchas aplicaciones se requiere del uso de contadores para operaciones de conteo
o división de frecuencia. El circuito que se debe implementar se realizará con Flips Flops
J-K disparables con flanco de bajada y con entradas asíncronas, debe tener la lógica
combinacional necesaria para conteo ascendente/descendente con solo una entrada
de control y conteo con cualquier módulo. El resultado del conteo se debe visualizar
en un display.
Los pulsos de reloj se deben entregar por medio de un temporizador astable (generador
de reloj).
El contador debe funcionar de la siguiente manera:
1. Al energizar el sistema se debe visualizar cero o quince según la dirección de
conteo que se elija.
2. El circuito debe poder colocarse en cero (reset) o en quince (preset) en cualquier
momento dependiendo de la dirección de conteo.
3. El generador de reloj debe entregar pulsos cuya frecuencia se pueda variar entre
aproximadamente 0.5 a 5 Hz y realizar conteo ascendente o descendente con
módulos 6, 10 y 12.
4. Cambiar el condensador de la red de temporización del generador de reloj para
producir pulsos con frecuencia de 2.4 kHz.
b) Escribir la tabla lógica de transición de estados para conteo asccendente y descendente
con módulo natural (M=16) designándolas Tablas 1 y 2.
c) Diseñar la lógica adicional necesaria para:
a. funcionamiento en conteo ascendente o descendente.
b. obtener los módulos 6, 10 y 12 en conteo ascendente o descendente designándolas
Tablas 3 a 8 (3 tablas para conteo ascendente y 3 para conteo descendente).
d) Dibujar el diagrama en bloques del circuito.
e) Explicar brevemente el funcionamiento de cada etapa.
f) Dibujar el circuito lógico completo.
g) Calcular el valor y la potencia de las resistencias protectoras de los LEDS, del
generador de reloj y de los condensadores y aproximarlo al valor comercial más
cercano.
Resumir esos resultados en una tabla designándola Tabla 9.
h) Para el contador funcionando en conteo descendente con módulo 10, aplicarle pulsos
desde el generador de reloj con f = 2.4 KHz, dibujar un diagrama de temporización
que muestre 10 pulsos de reloj como referencia en la parte superior y debajo de ellos
los pulsos de las salidas QA a QD en ese orden.
Calcular la frecuencia y el periodo de esas 5 señales y resumir esos resultados en una
tabla designándola Tabla 10.
i) Explicar en forma breve lo que le sucede a la frecuencia de los pulsos de reloj en las
salidas QA a QD.
2. Actividad práctica.
Implementar en el protoboard el circuito digital obtenido y ajustar adecuadamente la fuente
de voltaje para que suministre 5V.
a) Medir sólo 2 de las resistencias protectoras de los LEDS del display y todas las otras
usadas en el circuito y escribir los valores en una tabla designándola Tabla 11.
b) Hacer las conexiones necesarias para que el contador cuente en forma ascendente con
módulo 16, energizar el circuito y verificar que inicia en cero, aplicar pulsos de reloj
con f de aproximadamente 1 Hz y verificar que pasa por los 16 estados, para el
siguiente ciclo hacerle reset cuando se coloque en el estado 10.
Hacerlo funcionar con módulo 6.
c) Hacer las conexiones necesarias para que el contador cuente en forma descendente
con módulo 16, energizar el circuito y verificar que inicia en quince, aplicar pulsos de
reloj con f de aproximadamente 4 Hz y verificar que pasa por los 16 estados, para el
siguiente ciclo hacerle preset cuando se coloque en el estado 4.
Hacerlo funcionar con módulo 10.
d) Hacer las conexiones necesarias para que el contador cuente en forma descendente
con módulo 10, energizar el circuito y aplicarle pulsos de reloj con f = 2.4 KHz, con el
osciloscopio observar las señales del generador de reloj y de las salidas QA a QD en ese
orden y dibujar un diagrama de temporización que muestre 10 pulsos de reloj como
referencia en la parte superior y debajo de ellos los pulsos de las salidas QA a QD.
Para esas 5 señales obtener por cálculo el valor del periodo y la frecuencia.
En el informe explicar en forma breve las diferencias y/o semejanzas de estas
mediciones con los cálculos realizados en análisis teórico.
ACTIVIDAD INICIAL DE LA PRÁCTICA
Al iniciar la práctica deben entregar un documento que contenga toda la información
planteada en el análisis teórico.
ACTIVIDAD FINAL DE LA PRÁCTICA
Al finalizar la práctica deben entregar un documento que contenga los resultados pedidos
(sólo mediciones) en la actividad práctica en las tablas propuestas.
Para el informe
La explicación del numeral 2 literal d).
