0% encontró este documento útil (0 votos)
22 vistas16 páginas

Ilovepdf Merged

El documento presenta una serie de ejercicios sobre sistemas digitales, incluyendo el diseño de circuitos como Half-Substrators, sumadores y multiplicadores. También se abordan comparadores, codificadores y decodificadores, así como el diseño de un circuito para medir el nivel de líquido en un depósito. Finalmente, se incluyen ejercicios relacionados con Flip-Flops y análisis de su funcionamiento.
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
0% encontró este documento útil (0 votos)
22 vistas16 páginas

Ilovepdf Merged

El documento presenta una serie de ejercicios sobre sistemas digitales, incluyendo el diseño de circuitos como Half-Substrators, sumadores y multiplicadores. También se abordan comparadores, codificadores y decodificadores, así como el diseño de un circuito para medir el nivel de líquido en un depósito. Finalmente, se incluyen ejercicios relacionados con Flip-Flops y análisis de su funcionamiento.
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

lOMoAR cPSD| 34446807

AZPILCUETA RUBINA MARCELO


EMILIO

SISTEMAS
DIGITALES

EJERCICIOS DE FASE 2
I
lOMoAR cPSD| 34446807
lOMoAR cPSD| 34446807

1. A partir de un Half-Adder diseñar un Half-Substrator (realizar primero la tabla


de verdad)

CIFRA
Y X DIFERENCIA
PRESTADA
0 0 0 0
0 1 1 0
1 0 1 1
1 1 0 1

2. Diseñar un sumador de 8 bits con dos sumadores de 4 bits mediante el método Ripple y
CarrySelect. Comparar número de niveles, puertas y tiempos de propagación.

3. En este problema, se suma en binario los 4 bits, y nos da la respuesta en binario


también.
lOMoAR cPSD| 34446807

4. Diseñar un multiplicador de 2 entradas de 3 bits con semisumadores y


sumadores completos de 1 bit.
lOMoAR cPSD| 34446807

5. Diseñar un circuito que realice la siguiente operación con operandos de 2 bits y usado
sumadores de dos bits:
Z=5*A+2*B+C

6. Diseñar un sumador de códigos BCD (Nota: el código BCD está definido de 0 a 9)


lOMoAR cPSD| 34446807

7. CIRCUITOS COMPARADORES – EJERCICIOS


Obtenga las funciones lógicas de cada salida de un comparador de 2 números de 2 bits.

Simulación:

Tabla de Verdad:

A0 A1 B0 B1 A<B A=B A>B


0 0 0 0 0 1 0
0 0 0 1 1 0 0
0 0 1 0 1 0 0
0 0 1 1 1 0 0
lOMoAR cPSD| 34446807

0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 1 0 0
0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 0 1 0

𝐴<𝐵=𝐴
̅ 0̅ 𝐴
̅ 1̅ 0̅𝐵1 + 𝐴0̅ ̅𝐴1 ̅ 𝐵0̅𝐵1 ̅ + 𝐴
̅ 0̅ ̅𝐴1 ̅𝐵0𝐵1 + 0̅𝐴1𝐵0𝐵1̅ + 𝐴
̅ 0𝐴̅1𝐵0𝐵1 + 𝐴01𝐴̅𝐵0𝐵1
𝐴=𝐵=𝐴
̅ 0 ̅ 𝐴1̅ ̅𝐵0 ̅𝐵1̅ + 𝐴0̅ 𝐴1𝐵0̅ 𝐵1 + 𝐴0̅𝐴1̅𝐵0̅𝐵1 ̅ +

𝐴0𝐴1𝐵0𝐵1 𝐴 > 𝐵 = 𝐴
̅ 0 ̅ 𝐴1 ̅𝐵0̅ ̅𝐵1 ̅ + 𝐴0̅𝐴1 ̅ 𝐵0̅ 𝐵1 ̅ + 𝐴0̅𝐴1̅ ̅𝐵0̅𝐵1 +

𝐴0𝐴1̅𝐵0̅ ̅𝐵1̅ + 𝐴0𝐴10̅𝐵1 + 𝐴0𝐴1𝐵0̅𝐵1̅

Simplificando por mapas de Karnaugh:

A=A0, B=A1, C=B0, D=B1

𝑨 > 𝑩 = 𝑨𝟎̅𝑩𝟎̅ + 𝑨𝟎𝑨𝟏̅𝑩𝟏 ̅ + 𝑨𝟏̅𝑩𝟎 ̅ ̅𝑩𝟏̅


lOMoAR cPSD| 34446807

𝑨<𝑩=𝑨
̅ 𝟎̅𝑩𝟎 + 𝑨
̅ 𝟎̅ ̅𝑨𝟏̅𝑩𝟎 + 𝑨
̅ 𝟏̅𝑩𝟎𝑩𝟏

Para A=B, lo hallamos algebraicamente

𝐴 = 𝐵 = 𝐴1𝐵1(𝐴0̅ 𝐵0 ̅ + 𝐴0𝐵0) + ̅𝐴1 ̅ 𝐵1̅( 𝐴


̅ 0 ̅ 𝐵0̅ + 𝐴0𝐵0)

𝐴 = 𝐵 = (𝐴1𝐵1 + 𝐴1̅ ̅𝐵1̅)(𝐴0̅ ̅𝐵0 ̅ + 𝐴0𝐵0)

𝑨 = 𝑩 = (̅𝑨̅𝟏⨁̅𝑩𝟏̅)(̅𝑨̅𝟎̅⨁𝑩
̅ 𝟎̅)
CODIFICADORES Y DECODIFICADORES

1. Escriba la tabla de verdad de un decodificador de prioridad de 8 entradas con Ein,


GS, y Eout.

Ein I0 I1 I2 I3 I4 I5 I6 I7 A0 A1 A2 Gs Eout
1 X X X X X X X X 1 1 1 1 1
0 X X X X X X X 0 0 0 0 0 1
lOMoAR cPSD| 34446807

0 X X X X X X 0 1 1 0 0 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 1 1 0 0 1
0 X X X 0 1 1 1 1 0 0 1 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0

2. Diseñe un codificador de prioridad de 10 entradas utilizando el codificador de


prioridad de 8 entradas y el mínimo número de puertas AND, OR Y NOT necesarias.
lOMoAR cPSD| 34446807

DECODIFICADORES - EJERCICIOS

3. Desarrollo de un decodificador 4 a 16 en base a un decodificador 2 a 4

MULTIPLEXOR Y DEMULTIPLEXOR

1. Diseñar un multiplexor de 16 entradas a partir de los circuitos integrados 74151


lOMoAR cPSD| 34446807

2. Se desea mostrar en dos displays la cantidad de líquido que hay en un depósito de 15


litros de capacidad. En el depósito se tiene “sensores” cada litro que vaya aumentando
su capacidad (Sensor = 1 si el líquido alcanzó el sensor y 0 en caso no lo alcance). a)
Enumere los componentes a emplear.
b) Diseñe el circuito digital.
c) Explique el funcionamiento.

a) Se utilizan los siguientes componentes:


- Entradas Lógicas (LogicState) (x 22)
lOMoAR cPSD| 34446807

- Salidas lógicas (LogicProbe) (x 1)


- Multiplexor (74150) (x 1)
- Codificadores 8 a 3 (74LS148) (x 2)
- Compuertas NOT (Genéricas) (x 7)
- Decodificadores BCD a 7 segmentos para cátodo común (7448) (x 2)
- Displays de 7 Segmentos de cátodo común (x 2)
lOMoAR cPSD| 34446807

b) Diseñe el circuito digital.

c) Explique el funcionamiento

En el problema se nos dice que mediante un sensor que se ponga en 1 o en 0, es como


se determinará si se llega a esa altura o no, para esto se usó el multiplexor, entradas en
decimales del 1 al 15 y entradas en binario, también del 1 al 15, la salida del
multiplexor nos indica un 1 o un 0 para determinar a que altura debería estar. Se me
presentó un problema, ya que cuando no coinciden los números del multiplexor con
los binarios, se pone en 0, pero la salida de los displays sigue siendo el número decimal.

Para colocar los números en los displays, se tiene que regular manualmente, la verdad
que no supe como implementarlo automáticamente.
EJERCICIOS CON FLIP FLOPS

1. Para el siguiente circuito con FF, analice su funcionamiento graficando la forma de


onda de salida.
lOMoAR cPSD| 34446807

2. Para el siguiente circuito con FF, analice su funcionamiento graficando la forma de


onda de salida.
lOMoAR cPSD| 34446807

3. El siguiente circuito recibe un tren simétrico de pulsos en la entrada de reloj del primer
Flip-Flop. Suponiendo que los FF están inicialmente en el estado Q1Q2Q3=000.
Construya el diagrama de tiempos y a partir del mismo constrúyase una tabla de
secuencias en el orden Q3Q2Q1.
lOMoAR cPSD| 34446807

CLK

Q1 t

Q2 t

Q3 t

Q3 Q2 Q1

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

También podría gustarte