TECNOLOGICO NACIONAL DE MEXICO

Práctica 2: Contador ascendente-descendente con FlipFlops

Luis Alejandro Mendoza Rodriguez

Lao-Seng Gerardo Chong

Emilio Sánchez Enríquez

Coraima De león Vera

CATEDRATICO: ING FIDIAS MORALES VILLALOBOS

Electrónica digital

“5A”

Ing. Electromecánica
 Introducción

En este reporte se presenta el diseño, la implementación y el análisis de un

contador ascendente-descendente basado en flip-flops tipo JK. Los contadores
asincrónicos, también conocidos como contadores en cascada o ripple counters,
son circuitos digitales fundamentales que permiten llevar la cuenta de eventos o
generar secuencias binarias de forma sencilla y económica. Es un tipo de circuito
lógico secuencial que almacena información binaria de manera bit a bit. Consta de
dos entradas y dos salidas. Las entradas son Set(J) y Reset(K) y sus salidas
correspondientes son Q y Q'. JK flipflop tiene dos modos de operación que son el
modo síncrono y el modo asíncrono. En el modo síncrono, el estado se cambiará
con la señal clock(clk), y en el modo asíncrono, el cambio de estado es
independiente de su señal de reloj.

El uso de flip-flops JK en la construcción de contadores asincrónicos ofrece mayor

versatilidad frente a otros tipos de biestables, ya que su versatilidad para conmutar
entre estados (mantener, set, reset o toggle) permite configurar fácilmente la
lógica de conteo ascendentes, descendentes o de tipo Johnson. En particular, el
modo “toggle” de un JK —cuando ambas entradas J y K están en nivel alto—
resulta ideal para dividir entre dos la frecuencia de reloj de cada etapa, generando
así la secuencia deseada de bits.
 Objetivo General

• Diseñar, implementar y analizar un contador asincrónico ascendente-

descendente de 4 bits basado en flip-flops JK, evaluando su
comportamiento temporal y su fiabilidad en ambas direcciones de conteo.

Objetivos Específicos

1. Describir el fundamento teórico de los flip-flops JK y de los contadores

asincrónicos ascendente-descendente, detallando la lógica de control de
dirección.
2. Elaborar el diagrama de bloques y el esquema lógico del contador de 4
bits, incluyendo la lógica de conmutación up/down mediante puertas
combinacionales (AND, OR, XOR).
3. Implementar el circuito en una placa de pruebas o simulador digital,
incorporando:
o Señal de reloj principal.
o Circuito de selección de dirección (ascenso/descenso).
o Indicadores visuales para cada salida de bit (LEDs o display).
4. Medir y caracterizar retardos de propagación en modo ascendente y
descendente, cuantificando el efecto “ripple” y determinando la frecuencia
máxima de operación sin errores.
5. Verificar la conmutación de dirección midiendo el tiempo de respuesta al
cambiar entre ascenso y descenso, y comprobando la ausencia de estados
intermedios o glitchs.
6. Analizar aplicaciones prácticas del diseño, como divisores de frecuencia
bidireccionales, temporizadores reversibles y contadores de pasos en
automatización.
 Contador Ascendente-Descendente

Un flip-flop es un dispositivo secuencial básico que almacena un bit de

información y puede cambiar de estado en respuesta a una señal de reloj. Existen
diferentes tipos, con comportamientos particulares:

J K CLK Q0
0 0 ↑ Sin cambio
0 1 ↑ RESET
1 0 ↑ SET
1 1 ↑ Toggle

En esta Práctica se utilizaron ecuaciones a partir de la tabla de verdad.

X A B C A B C
0 0 0 0 0 0 1
0 0 0 1 0 1 0
0 0 1 0 0 1 1
0 0 1 1 1 0 0
0 1 0 0 1 0 1
0 1 0 1 1 1 0
0 1 1 0 1 1 1
0 1 1 1 0 0 0
1 0 0 0 1 1 1
1 1 1 1 1 1 0
1 1 1 0 1 0 1
1 1 0 1 1 0 0
1 1 0 0 0 1 1
1 0 1 1 0 1 0
1 0 1 0 0 0 1
1 0 0 1 0 0 0

Esta es la tabla de verdad con la que proseguiremos a hacer nuestras ecuaciones

según la tabla de excitación del Flip Flop.
Por lo que obtenemos las siguientes tablas:

A B C
J1 K1 J2 K2 J3 K3
0 X 0 X 1 X
0 X 1 X X 1
0 X X 0 1 X
1 X X 1 X 1
X 0 0 X 1 X
X 0 1 X X 1
X 0 X 0 1 X
X 1 X 1 X 1
1 X 1 X 1 X
0 X 0 X X 1
0 X X 1 1 X
0 X X 0 X 1
X 1 1 X 1 X
X 0 0 X X 1
X 0 X 1 1 X
X 0 X 0 X 1

Dándonos los siguientes mapas de Karnaugh.

Para JA = ̅̅̅̅̅̅
𝑿𝑩𝑪 + 𝑿𝑩𝑪

BC
00 01 11 10
XA

00 1 0 0 0

01 X X X X

11 X X X X

10 0 0 1 0
 ̅̅̅̅̅̅ + 𝑿𝑩𝑪
Para KA = 𝑿𝑩𝑪

BC
00 01 11 10
XA

00 X X X X

01 1 0 0 0
11 0 0 1 0
10 X X X X

̅̅̅̅ + 𝑿𝑪
Para JB= 𝑿𝑪

BC
00 01 11 10
XA

00 1 0 X X

01 1 0 X X

11 0 1 X X

10 0 1 X X

̅̅̅̅ + 𝑿𝑪
Para KB= 𝑿𝑪

BC
00 01 11 10
XA

00 X X 0 1

01 X X 0 1

11 X X 1 0

10 X X 1 0
Para JC=1=5V
BC
00 01 11 10
XA

00 1 X X 1

01 1 X X 1

11 1 X X 1

10 1 X X 1

Para KC=1=5v
BC
00 01 11 10
XA

00 X 1 1 X

01 X 1 1 X

11 X 1 1 X

10 X 1 1 X

Una vez teniendo las ecuaciones, hacemos el diagrama.

 Notas importantes.

• En el diagrama se utilizó un decodificador 74ls47 cuando en el trabajo final

se utilizó un 74ls48. Debido a la limitada biblioteca de Liveware.
• ̅ en el diagrama, dado a que no se usaron en la
No se utilizaron las Q
práctica debido a que eran muy inestables.
• Se puentearon los pines CLEAR de cada flipflop tanto en la practica como
en la simulación para evitar salidas flotantes.
• La señal de reloj en la practica vino de un NE555 es estado ASTABLE.
• Se colocaron capacitores de 0.1𝜇F en las salidas de los flipflops para evitar
el ruido.

Lista de materiales

1. Un display de 7 segmentos de cátodo común.

2. 7 resistencias de 330Ω
3. Una resistencia de un 1KΩ
4. Un decodificador 74ls48
5. 6 capacitores cerámicos de 0.1𝜇F
6. Un circuito integrado 7404 (Not)
7. Un circuito integrado 7408 (And)
8. Un circuito integrado 7432 (Or)
9. Protoboard
10. 2 circuitos integrado 74ls73 (Flipflop JK)
Fotos de la práctica
 Conclusión

La construcción y simulación de un contador asincrónico ascendente-descendente

con flip-flops JK permitió afianzar conceptos clave de la electrónica digital, como
biestables, lógica de control de dirección y división de frecuencia. Durante la
práctica, se comprobó que, al alternar entre los modos ascendente y descendente,
la configuración de las entradas J y K debe modificarse mediante compuertas
combinacionales para garantizar el toggling correcto de cada etapa.

Finalmente, la experiencia integró teoría y práctica: desde la elaboración del

diagrama lógico hasta la verificación mediante simulación, destacando la
versatilidad de los flip-flops JK en diseños secuenciales. Se concluye que, aunque
los contadores asincrónicos son ideales para aplicaciones sencillas y educativas,
para proyectos avanzados es recomendable explorar contadores sincrónicos o con
buffers para mitigar los efectos de retardo acumulativo.