Audio Digital

Circuitos
Combinatorios
Definición

Se define como circuito combinatorio (o Combinacional), al

circuito lógico cuyas salidas, en cada momento, responden
exclusivamente al valor de sus entradas en ese mismo
momento.

Circuito
Entradas Combinatorio Salidas
Xi o Zj
Combinacional
Definición

En este tipo de circuito, el valor de sus salidas, en cada

instante de la vida del circuito, sólo depende de los valores
que adopten las entradas en ese mismo instante de tiempo.

Son circuitos lógicos que no poseen Memoria

Circuito
Entradas Combinatorio Salidas
Xi o Zj
Combinacional
Definición

Clasificación:
Circuitos Aritméticos
Sumadores de 1 bit
Sumadores de n bit
Sumadores BCD
Restadores
Comparadores
Circuitos Codificadores
Circuitos Decodificadores
Circuitos Selectores (MUX - DEMUX)
Sumadores de 1 bit

Suma de dos números de un bit

A B C S
0+0=0 0 0 0 0
0 1 0 1
0+1=1+0=1 1 0 0 1
1 + 1 = 10 1 1 1 0

𝑆 = 𝐴𝐵 + 𝐴𝐵 = 𝐴⨁𝐵
𝐶 = 𝐴𝐵

Circuito Sumador de dos números de un bit

Sumador completo

Dado que normalmente se requerirán sumas con más de un digito en cada

operando, se amplia el alcance del circuito anterior. El sumador completo para
números de un bit (one bit full adder) permite sumar tres operandos de un bit
cada uno, identificados como A, B y C. En este caso, A y B podrían considerarse
como dos operandos a sumar, a los que debe agregarse un arrastre proveniente
de una columna anterior, representado por C. De esta manera, se tiene un
sumador modular, con aplicaciones para sumadores de n bits

A B C S1 S2
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
𝑆1 = 𝐴𝐵 + 𝐴𝐶 + 𝐵𝐶
0 1 1 1 0
1 0 0 0 1
𝑆2 = 𝐴𝐵𝐶 + 𝐴𝐵 𝐶 + 𝐴𝐵 𝐶 + 𝐴𝐵𝐶
1 0 1 1 0 𝑆2 = 𝐴 ⨁𝐵⨁𝐶
1 1 0 1 0
1 1 1 1 1
Sumador completo

Circuito Sumador Completo de tres operandos de un bit

Sumador paralelo para números de n bit.

Circuito Sumador Completo para n=3

B2 ,B1 ,B0 A2 ,A1 ,A0 El circuito que permita la
suma de dos números de n
bits entregará un resultado
como un número de n+1
bits.
En un sumador paralelo, los
S Completo dos números de n bits
ingresan como entradas a
un circuito que requiere 2n
entradas y el resultado
requiere n+1 salidas.

C4 = S 3 S2 ,S1 ,S0
Sumador paralelo para números de n bit.

Circuito Sumador paralelo Completo para n=3

B2 A2 B1 A1 B0 A0

B A C B A C B A C
S 1 BIT S 1 BIT S 1 BIT
S1 S0 S1 S0 S1 S0

C2 = S3 S2 C1 S1 C0 S0
Restador de un bit.
En forma similar al planteo anterior, pueden requerirse circuitos que permitan
restar dos números binarios. El esquema de estos circuitos es similar al de los
circuitos sumadores, dado que las diferencias básicas consistirán en la
interpretación de sus valores de salida. La tabla de verdad de un circuito restador
para restar números de un bit será la siguiente, interpretando que el circuito
resuelve la operación A – B. En este caso, el bit de salida C representa el caso en
que, por ser A menor que B, se debe pedir una unidad de mayor peso a la columna
correspondiente (borrow).

A B C S 𝑆 = 𝐴𝐵 + 𝐴𝐵 𝐶 = 𝐴𝐵
0 0 0 0
0 1 1 1
1 0 0 1
1 1 0 0
Restador de n bit.
En virtud de lo planteado oportunamente con referencia a operaciones
aritméticas, es factible pensar en la utilización de un mismo circuito lógico
que permita realizar tanto las operaciones de suma como las de resta. En
efecto, el concepto de complemento de un número con respecto a la base,
o a la base menos uno, permite plantear un circuito que sume o reste,
considerando básicamente la idea de que restar dos números coincide con
sumar el primer número con el complemento a la base del segundo.
Bastará entonces presentar en la entrada correspondiente al segundo
operando, el operando en sí o su complemento a la base, según lo
determine la operación a realizar. La figura muestra el diagrama en
bloques de un circuito que permite sumar o restar dos números de cuatro
bits cada uno. La señal de control que indica si se deben sumar o restar los
operandos A y B, indica en definitiva si se debe tomar en cuenta el número
B o su complemento. El circuito entregará el resultado en notación
complementada, por lo que deberá tomarse en cuenta el signo del
resultado para interpretarlo correctamente
Restador de n bit.
Comparadores

Si se pretende que un circuito detecte, para dos números de un bit, las

relaciones de igual, mayor o menor, el circuito tendrá tres salidas y
responderá a la siguiente tabla de verdad:

A B A>B A=B A<B

0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0

Como se puede observar, las tres salidas son mutuamente excluyentes,

en el sentido de que no pueden darse dos salidas simultáneamente en
uno. El circuito se puede apreciar en la figura de la derecha, en el que se
incluye además una representación en bloques del mismo.
Comparador de dos bit
B1 B Z1 = f(A>B)
A1 A0 B1 B0 A>B A=B A<B A1 A 0
0
0 0 0 0 0 1 0
1
0 0 0 1 0 0 1
0 0 1 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 1
0 1 0 0 1 0 0
B1 B Z2 = f(A=B)
0 1 0 1 0 1 0 A1 A 0
0
0 1 1 0 0 0 1 1
0 1 1 1 0 0 1 1
1 0 0 0 1 0 0
1
1 0 0 1 1 0 0
1 0 1 0 0 1 0 B1 B 1
Z3 = f(A<B)
1 0 1 1 0 0 1 A1 A 0
0
1 1 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0 1 1
1 1 1 0 1 0 0
1 1 1 1 0 1 0 1
Comparador de dos bit
B1 B Z1 = f(A>B)
A1 A 0
0

1
𝑍1 = 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵0
1 1 1
1 1
B1 B Z2 = f(A=B)
A1 A 0
0
1 𝑍2 = 𝐴1 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵1 𝐵0
1 𝑍2 = 𝐴1 𝐵1 (𝐴0 𝐵0 + 𝐴0 𝐵0 ) + 𝐴1 𝐵1 (𝐴0 𝐵0 + 𝐴0 𝐵0 )
1 𝑍2 = (𝐴0 𝐵0 + 𝐴0 𝐵0 ) ∙ (𝐴1 𝐵1 + 𝐴1 𝐵1 )
1 𝑍2 = (𝐴0 ⨁𝐵0 ) ∙ (𝐴1 ⊕ 𝐵1 )
B1 B Z3 = f(A<B)
A1 A 0
0
1 1 1
1 1 𝑍3 = 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵0

1
Comparador de dos bit – Circuito lógico
𝑍1 = 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵0 𝑍3 = 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵0

𝑍2 = (𝐴0 ⨁𝐵0 ) ∙ (𝐴1 ⊕ 𝐵1 )

Selectores (Multiplexores)
Un circuito selector de orden n (también conocido como multiplexor de orden n) tiene como
característica fundamental seleccionar una señal de entrada, entre 2n señales posibles, y
presentarla en la única salida. También se lo puede mencionar como MUX. La selección se
lleva a cabo mediante una combinación de n variables binarias de control.
Las señales de entrada pueden ser digitales o analógicas. En el caso de señales analógicas
se deberá tener en cuenta que el ancho de banda de las mismas, deberá ser menor que
1/2TC (Tc tiempo de conmutación máximo).
Control

Señales

de La señal obtenida a la salida se denomina

MULTIPLEX
entrada
Ejemplo Selector de 3er orden. Con 2n = 8
canales de entrada y 3 variables (o líneas) de
control. (n=3)
Selectores (Multiplexores)
Dado que el circuito selector es un circuito combinatorio, se puede plantear su salida como
una función lógica entre cada una de sus entradas de señal y las variables de control. Esta
función lógica, a su vez, se puede representar en una tabla de verdad, la que normalmente
se representa en forma simplificada.
Control
TV para Selector de 2n = 8 canales de entrada
con n = 3 variables (o líneas) de control

C B A Z
Señales
0 0 0 Ch0 𝑍0 = 𝐶ℎ0 𝐴𝐵𝐶
de 0 0 1 Ch1
0 1 0 Ch2
entrada
0 1 1 Ch3 𝑍3 = 𝐶ℎ3 𝐴𝐵𝐶
1 0 0 Ch4
1 0 1 Ch5
1 1 0 Ch6
1 1 1 Ch7 𝑍7 = 𝐶ℎ7 𝐴𝐵𝐶
Selectores (Multiplexores)
 De - Selectores (Des - Multiplexores)
El circuito multiplexor puede complementarse con su circuito dual, o sea aquel que tenga
una sola entrada y 2n salidas. La de-selección (o des-multiplexación) es llevada a cabo por
n variables de control. También se lo puede mencionar como DEMUX.
El multiplex de entrada puede tratarse de señales digitales o analógicas. En el caso de
señales analógicas se deberá tener en cuenta que el ancho de banda de las señales deberá
ser menor que 1/2TC (Tc tiempo de conmutación máximo).

Control

Señales

de

entrada
Ejemplo De - Selector de 2n = 8 canales de
salida con n = 3 variables (o líneas) de control
De - Selectores (Des - Multiplexores)
En la figura se muestra el esquema funcional de un circuito des-multiplexor de tercer orden
(n = 3) cuya tabla de verdad también se puede apreciar. Esta tabla de verdad, se
corresponderá con ocho ecuaciones lógicas.
TV para De Selector de 2n = 8 canales de entrada
Control con n = 3 variables (o líneas) de control
C B A Ch 0 Ch 1 Ch 2 Ch 3 Ch 4 Ch 5 Ch 6 Ch 7
0 0 0 E X X X X X X X
0 0 1 X E X X X X X X
Señales
0 1 0 X X E X X X X X
de 0 1 1 X X X E X X X X
1 0 0 X X X X E X X X
entrada
1 0 1 X X X X X E X X
1 1 0 X X X X X X E X
1 1 1 X X X X X X X E
De - Selectores (De - Multiplexores)

TV para Des Multiplexor de 3er orden 2n = 8 canales de

entrada con (n = 3 variables o líneas de control) de control

C B A Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7
0 0 0 E X X X X X X X 𝑍0 (𝐶ℎ0) = 𝐸 𝐶 𝐵𝐴
0 0 1 X E X X X X X X
0 1 0 X X E X X X X X
0 1 1 X X X E X X X X 𝑍3 (𝐶ℎ3) = 𝐸 𝐶𝐵𝐴
1 0 0 X X X X E X X X 𝑍4 (𝐶ℎ4) = 𝐸𝐶 𝐵 𝐴
1 0 1 X X X X X E X X
1 1 0 X X X X X X E X
1 1 1 X X X X X X X E 𝑍7 (𝐶ℎ7) = 𝐸𝐶𝐵𝐴
De - Selectores (De - Multiplexores)
Combinación MUX - DEMUX

Dato 1 Dato 1
Dato 2 Dato 2

Dato 2 n Dato 2 n

n Líneas de selección

Canal 0 Canal 0
Canal 1 Canal 1
Canal 2 Canal 2
Canal 3 Canal 3
Canal 4 Canal 4
Canal 5 Canal 5
Canal 6 Canal 6
Canal 2n Canal 2n

n Líneas de selección
Selector o Switcher de Audio (Analógico o Digital)