Práctica de Laboratorio N°4: Osciladores y PLL

Escobar Rendón Maicol A; Garcı́a Parra Natalia; Mancera Estrada Tomas

Programa de Ingenierı́a Electrónica
Universidad del Quindı́o
Armenia, Colombia
[Link]@[Link]; [Link]@[Link]; [Link]@[Link]

Resumen—En esta práctica, se diseñarán y analizarán un II. O BJETIVOS

oscilador sinusoidal y un modulador de frecuencia utilizando
el PLL CD4046. La actividad se divide en dos partes: primero,
Diseñar un oscilador sinusoidal con una frecuencia fija
se construirá un oscilador en configuración puente de Wien con de 1 kHz, amplitud variable entre 0 y 5V y un nivel de
frecuencia de 1 kHz, y luego se implementará un modulador de offset ajustable hasta 5V.
frecuencia con el VCO del PLL. Se realizarán simulaciones y Implementar y medir los parámetros principales de un
pruebas para verificar el comportamiento del sistema, evaluando PLL utilizando el CD4046.
parámetros clave como el rango de captura y bloqueo del
PLL, contrastando los resultados experimentales con los valores
Realizar la simulación de los circuitos diseñados.
teóricos. Comparar los resultados prácticos obtenidos a partir del
diseño teórico y el uso de herramientas de simulación.

I. I NTRODUCCI ÓN III. PARTE 1: D ISE ÑO DEL O SCILADOR S INUSOIDAL

III-A. Cálculos para el Oscilador Puente de Wien
Los osciladores y los PLL son circuitos ampliamente utiliza- El oscilador sinusoidal en configuración Puente de Wien se
dos en aplicaciones de comunicación, control y sincronización. diseña utilizando la ecuación [3]:
Un PLL (Phase-Locked Loop) es un circuito de realimentación
que sincroniza la frecuencia y fase de un oscilador a una señal 1
f= (1)
de referencia externa [4]. Esta técnica permite la transmisión y 2πRC
recepción precisa de señales en una variedad de aplicaciones, Con una frecuencia deseada de 1 kHz y seleccionando
incluyendo moduladores y demoduladores de frecuencia. capacitores de 10 nF, se calcula el valor de la resistencia:
En esta práctica, se busca profundizar en el diseño de un 1
oscilador sinusoidal y un modulador de frecuencia utilizando R= = 15,92 kΩ (2)
2π(1 × 103 )(10 × 10−9 )
un PLL. Para ello, se emplea el circuito integrado CD4046
[1], que incluye un VCO (Voltage-Controlled Oscillator) y dos Para propósitos prácticos, se utilizará un valor comercial de
comparadores de fase. A través del diseño, simulación y prue- 16 kΩ o un potenciómetro de 20 kΩ para ajuste fino.
bas experimentales, se analiza el comportamiento del sistema,
incluyendo la frecuencia de oscilación libre, la frecuencia de
captura y el rango de bloqueo. Estos parámetros son clave
para entender el funcionamiento y la aplicación de los PLL
en sistemas de comunicación [2].

Figura 1. Diagrama de bloques básico de un PLL (Phase-Locked Loop)

Las actividades realizadas se dividen en dos partes prin-

cipales. Primero, se diseña un oscilador sinusoidal en confi- Figura 2. Configuración básica del oscilador puente de Wien
guración puente de Wien con una frecuencia fija de 1 kHz.
Luego, se implementa un modulador de frecuencia utilizando Para la ganancia del oscilador, se utiliza la siguiente ecua-
el CD4046 y se analiza su respuesta a diferentes señales de ción:
entrada, permitiendo comprender los conceptos teóricos y sus Rf
aplicaciones prácticas. A=1+ (3)
R1
 Para garantizar el inicio y mantenimiento de las oscilacio- V1 es la señal de entrada del oscilador.
nes, se requiere una ganancia ligeramente superior a 3 [3]. V2 es el voltaje de offset que se desea agregar.
Seleccionando una ganancia de 3.3, y asumiendo R1 = 1 kΩ, Rf , R1 , y R2 son resistencias del circuito.
se calcula: Para este diseño, se seleccionan resistencias de R1 = R2 =
Rf = 1 kΩ, con lo cual se asegura una ganancia unitaria.
Rf = R1 × (A − 1) = 1 kΩ × (3,3 − 1) = 2,3 kΩ (4) El voltaje de offset se ajusta mediante un potenciómetro
conectado a una fuente de 5V, lo que permite desplazar la
Se utilizará un valor comercial de 2.2 kΩ en serie con un señal generada por el oscilador según sea necesario.
potenciómetro de 1 kΩ para ajuste fino de la ganancia.
III-B. Diseño del Circuito de Acondicionamiento
El circuito de acondicionamiento tiene como objetivo per-
mitir la variación de la amplitud del oscilador Puente de
Wien, y agregar un nivel de offset DC ajustable. El circui-
to se implementa utilizando amplificadores operacionales en
configuración inversora y sumadora.
III-B1. Control de Amplitud: Para controlar la amplitud de
la señal generada por el oscilador, se utiliza un amplificador
inversor de ganancia ajustable. La ecuación del amplificador
inversor es:
Rf
Vo = − Vi (5)
R1 Figura 4. Amplificador sumador para adición de offset DC
Donde:
Vo es la señal de salida. IV. PARTE 2: A N ÁLISIS DEL PLL CD4046
Vi es la señal de entrada (la salida del oscilador).
Rf es la resistencia de realimentación. IV-A. Caracterı́sticas Principales del CD4046
R1 es la resistencia de entrada. IV-A1. Diagrama de Bloques: El CD4046 es un circui-
Se utiliza una resistencia variable Rf para ajustar la ganan- to integrado PLL que consta de un oscilador controlado
cia del amplificador y, por ende, la amplitud de la señal de por voltaje (VCO), dos comparadores de fase diferentes, un
salida. Para garantizar una variación de la amplitud entre 0 y amplificador de entrada de señal común y una entrada de
5V, se escoge R1 = 1 kΩ y Rf como un potenciómetro de comparador común [1]. Además, incluye un diodo zener de
10kΩ. 7V para regulación de voltaje cuando sea necesario.

Figura 5. Diagrama de bloques interno del CD4046

Figura 3. Amplificador inversor con ganancia variable para control de IV-A2. Voltajes de Polarización: Según el datasheet [1],
amplitud el CD4046 puede operar con voltajes de alimentación entre
3V y 15V. Para el funcionamiento como PLL, se recomienda
III-B2. Adición de Offset DC: Para agregar un nivel de un rango de 5V a 15V. En esta práctica, se utilizará una ali-
offset DC a la señal, se diseña un amplificador sumador mentación de 10V para garantizar un funcionamiento óptimo.
inversor. La ecuación de este circuito es: IV-A3. Tipos de Detectores de Fase: El CD4046 incluye
  dos tipos de detectores de fase:
Rf Rf
Vo = − V1 + V2 (6) 1. Detector de Fase I (Compuerta XOR): Produce pulsos
R1 R2 de salida cuya duración depende de la diferencia de
Donde: fase entre la señal de entrada y la salida del VCO. Este
 detector es útil para señales de forma de onda cuadrada y Figura 8. Configuración tı́pica del filtro pasabajas para el CD4046
tiene un rango limitado de captura de fase. La fase entre
la señal de entrada y la señal del comparador varı́a entre
0° y 180°, siendo 90° en la frecuencia central. IV-A5. Función de Transferencia del VCO: La función de
transferencia del VCO describe cómo la frecuencia de salida
varı́a en función del voltaje de entrada. Matemáticamente, la
salida del VCO en términos de fase se expresa como:

Ko
Θo (s) = Ve (s) (7)
s
Donde:
Θo (s) es la fase de salida.
Ko es la ganancia de sensibilidad del VCO (en radia-
nes/segundo por voltio).
Ve (s) es el voltaje de entrada del VCO.
Figura 6. Comparación de los detectores de fase del CD4046 con compuerta La salida del VCO se comporta como un integrador respecto
XOR
a la fase.
2. Detector de Fase II (Detector de Flanco): Este detector IV-A6. Diseño para una Frecuencia Libre de Oscilación:
compara las transiciones de ambas señales y genera La frecuencia libre de oscilación del VCO (fo ) se determina
pulsos de corrección. Es más preciso y tiene un rango mediante la selección de un capacitor externo (C1) y una
más amplio de seguimiento y captura. Se caracteriza por resistencia (R1). Según el datasheet [1], se recomienda un
mantener una diferencia de fase de 0° entre la señal de rango de R1 entre 10kΩ y 1M Ω, y para C1 entre 50 pF y
entrada y la salida del VCO cuando está en estado de cualquier valor práctico.
bloqueo. Para un VCO sin desplazamiento de frecuencia (R2 =
∞), la frecuencia central fo se calcula usando las gráficas
proporcionadas en el datasheet, que relacionan fo con R1 y
C1. Teniendo en cuenta un VDD de 10V y una fo = 1kHz. los
valores de R1 y C1 serı́an los proporcionados por el datasheet.

Figura 7. Comparación de los detectores de fase del CD4046 con detector

de flanco

IV-A4. Filtro Pasabajas y Rangos de Captura y Segui-

miento: El filtro pasabajas en el CD4046 es un componente
externo que suaviza la señal de salida del detector de fase
antes de aplicarla al VCO. Este filtro determina tanto el rango
de captura (el rango de frecuencias en el cual el PLL puede
adquirir la señal de entrada) como el rango de seguimiento (el
rango en el cual el PLL puede seguir variaciones de frecuencia
una vez bloqueado) [4].
Para el detector de fase I (XOR), el rango de captura (2fc )
depende del filtro pasabajas y siempre es menor o igual al
rango de bloqueo (2fL ). El rango de bloqueo es igual al rango
completo de frecuencias del VCO (fmax − fmin ). Figura 9. Gráfica para la determinación de la frecuencia del VCO en función
Para el detector de fase II (Detector de Flanco), el rango de de R1 y C1
captura es igual al rango de bloqueo, independientemente del
filtro pasabajas. Dando como resultado R1 = 10kΩ y C1 = 160nF
 IV-A7. Frecuencia Offset y su Diseño: La frecuencia offset
se refiere a la frecuencia mı́nima (fmin ) a la que el VCO puede
operar cuando el voltaje de control es cero. Se implementa
utilizando una resistencia adicional R2.
Para un VCO con desplazamiento de frecuencia:
1. Se establece la frecuencia mı́nima deseada (fmin )
2. Se selecciona R2 y C1 usando las gráficas del datasheet
3. Se calcula la relación fmax /fmin
4. Se determina la relación R2/R1 usando la gráfica corres-
pondiente
5. Se calcula R1
IV-B. Diseño del Oscilador con PLL
IV-B1. Caracterización del VCO: Para caracterizar el
VCO del CD4046, se diseñará para operar con una frecuencia
central de 10 kHz. Para ello, se utilizará un voltaje de
alimentación de 10V.
Según las gráficas del datasheet [1] y seleccionando R1 =
100kΩ, se puede determinar el valor del condensador C1: Figura 11. Funcionamiento con diente de sieera.
Para fo = 40 kHz con R1 = 100kΩ, corresponde un valor
de C1 de aproximadamente 125 pF.

Figura 12. Esquema del modulador de frecuencia utilizando el CD4046

Se espera que la frecuencia de la señal cuadrada generada

por el VCO varı́e proporcionalmente a la amplitud de la señal
moduladora, produciendo ası́ una modulación FM.
IV-B3. Verificación de Rangos de Captura y Bloqueo:
Para verificar los rangos de captura y bloqueo del PLL, se
utilizará un generador de señales como oscilador de referencia.
Se conectará la salida del generador a la entrada de señal del
PLL (SIGN IN), y se observará la señal de salida del detector
Figura 10. Configuración básica del VCO del CD4046 de fase y del VCO.
Se medirán los siguientes parámetros:
Para verificar el funcionamiento del VCO, se utilizará una
señal de control en forma de diente de sierra aplicada a la 1. Rango de captura: Rango de frecuencias en el cual el
entrada del VCO. Se espera observar una señal cuadrada cuya PLL puede adquirir la señal de entrada partiendo desde
frecuencia varı́e proporcionalmente al voltaje de la señal de un estado de no enganche.
control. Restando el tiempo mayor y tiempo menor correspon- 2. Rango de bloqueo: Rango de frecuencias en el cual el
de al periodo de la señal, y haciendo el inverso del periodo PLL puede seguir la señal de entrada una vez engancha-
tenemos una frecuencia de 38.46KHZ. do.
IV-B2. Implementación del Modulador de Frecuencia: Se espera observar que para el detector de fase I, el rango
Para implementar el modulador de frecuencia, se utilizará de captura sea menor que el rango de bloqueo, mientras que
el oscilador sinusoidal diseñado en la Parte 1 como señal para el detector de fase II, ambos rangos sean iguales [2].
moduladora, y el VCO del CD4046 como portadora.
V. M ETODOLOG ÍA E XPERIMENTAL
El diseño consiste en aplicar la señal moduladora (oscilador
sinusoidal de 1 kHz) a la entrada del VCO del CD4046, V-A. Materiales y Equipos
ajustando adecuadamente los niveles de amplitud y offset para Osciloscopio digital
que opere dentro del rango lineal del VCO. Generador de funciones
 Figura 14. Sistema del oscilador completo

VI. R ESULTADOS E SPERADOS

Figura 13. Configuración para medir los rangos de captura y bloqueo del VI-A. Oscilador Sinusoidal
PLL Frecuencia de oscilación: 1 kHz
Forma de onda sinusoidal con baja distorsión
Amplitud ajustable de 0 a 5V
Fuente de alimentación DC ajustable
Offset DC ajustable hasta 5V
Multı́metro digital
Protoboard
Amplificadores operacionales (TL082, LM358 o simila-
res)
Circuito integrado CD4046
Resistencias, capacitores y potenciómetros
Cables de conexión

V-B. Procedimiento

V-B1. Parte 1: Oscilador Sinusoidal:

1. Calcular los valores de los componentes para el oscilador
puente de Wien con frecuencia de 1 kHz.
2. Montar el circuito en el protoboard.
3. Verificar la frecuencia y forma de onda de la señal Figura 15. Forma de onda esperada del oscilador sinusoidal con diferentes
generada con el osciloscopio. configuraciones de amplitud y offset
4. Implementar el circuito de control de amplitud y ajuste
de offset DC.
VI-B. PLL CD4046
5. Verificar el funcionamiento del circuito completo, ajus-
tando la amplitud y el offset según lo requerido. Funcionamiento correcto del VCO con frecuencia central
de 10 kHz
V-B2. Parte 2: PLL CD4046: Modulación FM efectiva utilizando el oscilador sinusoi-
1. Consultar el datasheet del CD4046 para obtener infor- dal como señal moduladora
mación detallada sobre su funcionamiento [1]. Rangos de captura y bloqueo según los valores calculados
2. Diseñar el circuito del VCO para una frecuencia central teóricamente
de 10 kHz. Comportamiento diferenciado de los dos tipos de detec-
3. Verificar el funcionamiento del VCO utilizando una tores de fase según lo descrito en el datasheet [1]
señal de control en forma de diente de sierra.
4. Implementar el modulador de frecuencia conectando la Figura 16. Salida esperada del modulador FM utilizando el VCO del CD4046
salida del oscilador sinusoidal a la entrada del VCO.
5. Verificar el funcionamiento del modulador observando
la señal de salida del VCO. VII. C ONCLUSIONES P RELIMINARES
6. Implementar el PLL completo utilizando el generador El oscilador puente de Wien es una configuración efectiva
de funciones como oscilador de referencia. para generar señales sinusoidales con frecuencia estable
7. Medir los rangos de captura y bloqueo del PLL para los y baja distorsión [3].
dos tipos de detectores de fase. El CD4046 es un circuito integrado versátil para imple-
8. Comparar los resultados obtenidos con los valores teóri- mentar PLL en diversas aplicaciones, incluyendo modu-
cos calculados. ladores de frecuencia [1].
 Los dos tipos de detectores de fase del CD4046 ofre-
cen diferentes caracterı́sticas de rendimiento, siendo el
detector de fase II más adecuado para aplicaciones que
requieren un amplio rango de captura [4].
El filtro pasabajas juega un papel crucial en el compor-
tamiento dinámico del PLL, afectando significativamente
el rango de captura cuando se utiliza el detector de fase
I [2].
R EFERENCIAS
[1] Datasheet del CD4046B Phase-Locked Loop, Philips Semiconductors,
1995.
[2] D. Rabinovich y O. Santa Cruz, “Redes PLL - Lazos Enganchados en
Fase”, 2010.
[3] A. S. Sedra y K. C. Smith, “Circuitos Microelectrónicos”, 5ª Edición,
Oxford University Press, 2006.
[4] R. E. Best, “Phase-Locked Loops: Design, Simulation, and Applications”,
6th Edition, McGraw-Hill, 2007.