0% encontró este documento útil (0 votos)
42 vistas12 páginas

PC 4

El documento describe la práctica calificada sobre circuitos lógicos secuenciales, enfocándose en contadores síncronos y asíncronos, divisores de frecuencia y registros de desplazamiento. Se presentan simulaciones realizadas en VHDL para observar el comportamiento de los circuitos y se concluye que el conocimiento de flip flops y divisores de frecuencia es esencial para el diseño de circuitos digitales. Además, se destaca la versatilidad de los divisores de frecuencia en diversas aplicaciones electrónicas.
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
0% encontró este documento útil (0 votos)
42 vistas12 páginas

PC 4

El documento describe la práctica calificada sobre circuitos lógicos secuenciales, enfocándose en contadores síncronos y asíncronos, divisores de frecuencia y registros de desplazamiento. Se presentan simulaciones realizadas en VHDL para observar el comportamiento de los circuitos y se concluye que el conocimiento de flip flops y divisores de frecuencia es esencial para el diseño de circuitos digitales. Además, se destaca la versatilidad de los divisores de frecuencia en diversas aplicaciones electrónicas.
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

Universidad Tecnológica del Perú

Circuitos Lógicos Secuenciales


PRACTICA CALIFICADA N°4
Integrantes:
Jhamil Ventocilla Anco Cdg: U22225436
Francisco Javier Zavaleta Cdg: U18215709
Franco Gabriel Morales Villalva Cdg: U21322635
Gian Marcos Ramos Loayza Cdg: U22211088

Profesor: Roberts Luis Alvarado

Lima, 04 de noviembre del 2023


PRACTICA CALIFICADA N°4

PREGUNTA 1

- ¿Qué es un contador síncrono y asíncrono?


o CONTADORES SINCRONOS: es un circuito cuyos biestables internos
son disparados por flancos y todos reciben una señal de reloj. Esta
conformada por una serie de flip flops a los que se les aplica
simultáneamente una señal de reloj de tal manera que los flip flops
cambian simultáneamente de estados.

o CONTADORES ASINCRONOS: es un circuito formado por flip flops se


dice que son asincronos porque la señal externa del reloj en general se
conecta a la entrada de un solo flip flop lo cual la señal del reloj no es
simultanea para todos los flip flops, sino que algunas de las salidas de
los flip flops se utilizan como reloj de los siguientes.
Se diseño el circuito contador síncrono con flip flops tipo J-K según el enunciado,
posteriormente se realizó la compilación sin obtener error alguno.

Dentro del simulador agregamos las variables creadas y los ciclos estimados para
poder verlos al darle start.
Podemos visualizar los cambios producidos en las salidas Q0, Q1 y Q2

Para simular un divisor de frecuencia de 50MHz a 1Hz en VHDL usamos un contador


quien contara la mitad de ciclo de 50MHz en la entrada “CLK_I”, para así obtener 1Hz
en un segundo a la salida “CLK_O”.
Para la simulación del divisor de frecuencia abrimos el simulador University Program
VWF, y agregamos las variables declaradas en VHDL. Después, distribuimos el
periodo de 20ns por cada ciclo que es el valor que nos arroja al dividir 1/F(50MHz) =T.

Debido a que el simulador nos entrega un máximo de 1us, no se podrá percibir 1Hz de
frecuencia, sino que se visualizara un 0 logico constante.
*A continuación se cambio el valor del contador en la programación VHDL para poder
tener una visualización de cambio en la salida “CLK_O” en el simulador.
*En el simulador validamos el cambio producido al momento de darle start, verificando
así que por cada 10 flancos de subida en la entrada “CLK_I” se genera un cambio
lógico en la salida “CLK_O” (se pone a 1 lógico la salida) y en otros 10 flancos de
subida vuelve a 0 lógico, hasta completar los 50MHz.

PREGUNTA 2

- ¿Qué es un divisor de frecuencia?


o Un divisor de frecuencia es un dispositivo electrónico que divide la
frecuencia de entrada en una relación casi siempre entera o racional. La
forma de la señal de salida puede ser simétrica o asimétrica. La señal
de entrada frecuentemente tiene forma de una onda cuadrada pero
también puede ser sinusoidal o de otras formas, se suelen formar de
contadores digitales. Por ejemplo, si a cada pulso de salida se cambia
el módulo del contador entre 2 y 3, se obtiene una relación de
frecuencias de 5:2. s

- ¿Qué es un contador UP/DOWN?


o Un contador ascendente/descendente (up/down) es aquel capaz de
procesar en cualquier dirección a lo largo de una cierta secuencia. Un
contador ascendente/descendente, algunas veces también denominado
contador bidireccional, puede tener cualquier secuencia de estados
especificada. Estos disponen de una señal de control UP/DOWN que
indica el sentido de la cuenta si UP/DOWN esta a 1, cuenta
ascendente, si UP/DOWN esta en 0, la cuenta es descendente.
Para esta ocasión se requiere agregar un reset (RST_I) para poner a 0 lógico la
secuencia. Entonces declaramos las variables a utilizar en el VHDL.

Para la simulación abrimos el University Program VWF, donde agregaremos las


variables declaradas en el VHDL, asignándole a la entrada del reloj (CLK_i) periodo de
20ns, que es el resultado de dividir 1/50MHz, posterior la entrada Reset lo
mantendremos en 0 lógico para que no realice cambios en el proceso.
Como podemos visualizar debido a que la simulación nos arroja hasta un máximo de
1us será imposible apreciar los cambios en el simulador.
* A continuación realizaremos un cambio en el divisor de frecuencia para poder tener
una apreciación de los cambios al momento de simular el divisor. Para ello haremos
que el contador reconozca 15 flancos de subida y 15 de bajada.
En el simulador agregamos las variables correspondientes y además agregamos
pulsos en la entrada de Reset para ver su comportamiento

Como podemos apreciar después de contar 15 flancos de subida en la entrada, la


salida CLK_O se pone a 1 lógico hasta que la entrada vuelva a contar otros 15 flancos
de subida. Además, podemos observar el comportamiento que tiene al atravesar por el
flanco de subida en el Reset (RST_I), lo cual hace reiniciar el conteo.

PREGUNTA 3

- ¿Qué es un registro de desplazamiento?


o Un registro de desplazamiento es un circuito digital secuencial que
consistente en una serie de biestables, generalmente de tipo D, que
basculan de forma sincrónica con la misma señal de reloj. Según las
conexiones entre los biestables, se tiene un desplazamiento a la
izquierda o a la derecha de la información almacenada. Es de señalar
que un desplazamiento a la izquierda de un conjunto de bits, multiplica
por 2, mientras que uno a la derecha, divide entre 2.

- TIPOS:
o Serie-Serie: sólo la entrada del primer flip-flop y la salida del último son
accesibles externamente. Se emplean como líneas de retardo digitales
y en tareas de sincronización.
o Paralelo-Serie: son accesibles las entradas de todos los flip-flops, pero
solo la salida del último. Normalmente también existe una entrada serie,
que sólo altera el contenido del primer flip-flop, pudiendo funcionar
como los del grupo anterior. Este tipo y el siguiente se emplean para
convertir datos serie en paralelo y viceversa.
o Serie-Paralelo: son accesibles las salidas de todos los flip-flops, pero
solo la entrada del primero. Este tipo y el anterior se emplean para
convertir datos serie en paralelo y viceversa, por ejemplo, para
conexiones serie como el RS232.
o Paralelo-Paralelo: tanto las entradas como las salidas son accesibles.
Se usan para cálculos aritméticos.

CONCLUSIONES

- Se puede concluir que para realizar cualquier tipo de circuitos se debe de


conocer qué tipo de flip flop se utilizará y cuáles serán sus frecuencias

- Se recomienda tener los archivos del quartus de un solo nombre y verificar bien
la configuración al momento de realizar el trabajo, de caso contrario se pondrá
como error en el proceso
- Podemos observar que la creación de un divisor de frecuencia usando el
lenguaje VHD es muy sencilla, podemos modificar valores en el reloj de una
manera muy rápida y sencilla y realizar pruebas sin temor a descomponer algo.
Así mismo el programa de Quartus, nos brinda una ayuda para llenar observar
los datos y poder ver la simulación.

- Los divisores de frecuencia digitales pueden ser programables, lo que significa


que los usuarios pueden ajustar la división de frecuencia según sus
necesidades específicas. Esto los hace versátiles y adaptables a una variedad
de aplicaciones. También pueden trabajar en conjunto con otros componentes
del sistema de procesamiento de señales, como filtros digitales y
microcontroladores, para lograr un procesamiento de señales más avanzado y
personalizado.

- Los divisores de frecuencia digitales son utilizados en una variedad de


aplicaciones, como en la generación de relojes en circuitos digitales, la
demodulación de señales de comunicación, la separación de canales en
sistemas de comunicación multicanal y el procesamiento de señales en el
ámbito de la música y el audio digital. Ofrecen la ventaja de ser precisos y
programables, lo que permite ajustar las salidas de frecuencia según las
necesidades específicas de una aplicación.

- Podemos concluir que un divisor de frecuencia es una herramienta muy útil si


queremos observar el comportamiento que tiene la frecuencia en base al
tiempo.

- Gracias a que podemos manipular los tiempos y ciclos en el Quartus, nos es


posible interactuar de manera directa con esos cambios de frecuencia.

- Es de gran importancia reconocer el funcionamiento de los flip flops ya que son


la base de los aparatos electrónicos con los que interactuamos hoy en día.

También podría gustarte