Scribd
Cargar
83 vistas4 páginas

Práctica Latch NOR

El documento describe el funcionamiento de un latch de compuerta NOR, que se forma mediante dos compuertas NOR acopladas. Se presentan las condiciones de entrada y sus correspondientes salidas, así como un procedimiento de simulación para verificar su operación. Se concluye que ciertas combinaciones de entradas producen estados válidos y otros no, destacando la importancia de evitar la condición de entrada simultánea SET = RESET = 1.

Cargado por

222t0314
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
83 vistas4 páginas

Práctica Latch NOR

El documento describe el funcionamiento de un latch de compuerta NOR, que se forma mediante dos compuertas NOR acopladas. Se presentan las condiciones de entrada y sus correspondientes salidas, así como un procedimiento de simulación para verificar su operación. Se concluye que ciertas combinaciones de entradas producen estados válidos y otros no, destacando la importancia de evitar la condición de entrada simultánea SET = RESET = 1.

Cargado por

222t0314
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

5-2.

Latch de compuerta NOR


Pueden usarse dos compuertas acopladas en forma transversal para formar lo que
se conoce como latch de compuerta NOR. El arreglo, que se muestra en la figura 4
(a), es similar al latch NAND a excepción de que las salidas 𝑄 𝑦 𝑄̅ aparecen en
posiciones invertidas.

Fig. 4. Latch de compuerta NOR; (b) tabla de funciones.

El análisis de la operación del latch NOR se puede realizar exactamente de la misma


forma que se hizo para el latch NAND. Los resultados se proporcionan en la tabla
de funciones de la figura 4 (b).
Simulación 2. Latch de compuerta NOR
Material necesario
• 2 compuertas 74LS02 (NOR)
• 2 resistores de 2.2 kΩ
• 4 resistores de 300 Ω
• 2 interruptores
• 4 LED’s
• Fuente de alimentación de 5 V DC
Procedimiento
1.- En primer lugar, se realizó en Proteus el circuito del latch de compuertas NOR
mostrado en la figura 4.
2.- Posteriormente, se consultó la tabla de funciones de la del latch NOR mostrada
en la figura 4 (b).
Tabla 2. Funciones del latch de compuerta NOR
Entradas Salidas
Comentarios
SET RESET 𝑄 𝑄̅
0 0 No cambia No cambia Permanece en su estado anterior
1 0 1 0 Establece (SET)
0 1 0 1 Restablece (RESET)
1 1 0 0 Condición no válida

3.- Enseguida se comenzaron a realizar las simulaciones necesarias para verificar


las operaciones del latch NOR.
3.1. 𝑆𝐸𝑇 = 𝑅𝐸𝑆𝐸𝑇 = 0
Después de energizar el circuito se puede aprecia que las salidas 𝑄 𝑦 𝑄̅ mantiene
su estado anterior (𝑄 = 0 𝑦 𝑄̅ = 0).

3.2. SET = 1, RESET = 0


Al asignar SET = 1 se puede apreciar que en la salida se obtiene 𝑄 = 1 𝑦 𝑄̅ = 0
Si ahora se regresa a SET = 0 se observa que los valores de salida se mantienen
en 𝑄 = 1 𝑦 𝑄̅ = 0.

3.3. 𝑆𝐸𝑇 = 0, 𝑅𝐸𝑆𝐸𝑇 = 1


Al asignar RESET = 1 y SET = 0 se puede apreciar que las salidas obtenidas son
𝑄 = 0 𝑦 𝑄̅ = 1.

Si ahora se regresa a RESET = 0 se observa que los valores de salida se mantienen


en 𝑄 = 0 𝑦 𝑄̅ = 1.
3.4. 𝑆𝐸𝑇 = 𝑅𝐸𝑆𝐸𝑇 = 1

Esta condición produce 𝑄 = 0 𝑦 𝑄̅ = 0, por lo que se trata de una condición no


válida.
Conclusión
Se puede concluir que la condición 𝑆𝐸𝑇 = 𝑅𝐸𝑆𝐸𝑇 = 0 es el estado normal de
reposo para el latch NOR y no tiene efecto sobre el estado de la salida, por lo que
𝑄 𝑦 𝑄̅ permanecerán en el estado que tenían antes de que se produjera esta
condición de entrada. Por otro lado, la condición 𝑆𝐸𝑇 = 1, 𝑅𝐸𝑆𝐸𝑇 = 0 producirá
que la salida Q cambie a Q = 1, en donde permanecerá aún después de que SET
regrese a 0. En cuanto a la condición 𝑆𝐸𝑇 = 0, 𝑅𝐸𝑆𝐸𝑇 = 1 se puede decir que
siempre producirá 𝑄 = 0, en donde permanecerá aun después de que RESET
regrese a 0. Finalmente, para la condición 𝑆𝐸𝑇 = 𝑅𝐸𝑆𝐸𝑇 = 1 se concluye que esta
condición trata de establecer y restablecer el latch al mismo tiempo, y produce 𝑄 =
𝑄̅ = 0. Si las entradas se regresan a 0 en forma simultánea, el estado de salida
resultante será impredecible, por lo que esta condición de entrada no debe
utilizarse.

También podría gustarte