Electronica Digital 1

Construcción y Análisis de un Sistema

Codificador-Decodificador Digital
Sebastián Felipe Sotelo Martı́nez-20231007023
Mariana Lizeth Sánchez Sánchez-20231007005
Universidad Distrital Francisco José De Caldas
Facultad de Ingenierı́a
Proyecto Curricular Ingenierı́a Electrica
Bogotá D.C. - Colombia

I. Objetivos clave especı́fica en una señal comprensible o utilizable en

Objetivo general otro sistema. En este contexto, y dado que nos enfocamos
en la lógica combinacional, particularmente en el ámbito
Diseñar, implementar y analizar un sistema digital
de la aritmética binaria, es necesario precisar y contextu-
basado en un codificador y un decodificador que permita
alizar los términos ”codificador” y ”decodificador”.
convertir señales digitales de entrada en su equivalente Codificadores Un codificador toma múltiples lı́neas de
binario visualizando el resultado en un display de 7 seg- entrada y genera un código binario en su salida. Su fun-
mentos y validar su funcionamiento mediante. cionamiento se basa en la activación de una sola entrada en
un instante dado. Dependiendo de cuál entrada esté activa,
Objetivos especı́ficos el codificador produce un código binario único correspon-
• Diseñar el codificador utilizando expresiones lógicas diente a esa entrada. Este proceso permite ”compactar”
derivadas de las caracterı́sticas de operación del sis- la información, reduciendo el número de lı́neas necesarias
tema. para representar el estado del sistema. Por ejemplo, si el
• Implementar un decodificador de 4 a 7 segmentos para sistema tiene 2N entradas, un codificador generará una
traducir las salidas del codificador en representaciones salida de N bits.
visuales en un display de 7 segmentos. Según Tocci (2003), el codificador es fundamental para
• Verificar el correcto funcionamiento del circuito medi- representar entradas decimales activas en un código bi-
ante simulaciones detalladas para cada entrada activa, nario que puede ser fácilmente procesado o transmitido.
evaluando la coherencia entre las entradas, las salidas Esto no solo optimiza el uso de recursos digitales, sino
binarias y su representación visual. que también facilita la integración con otros dispositivos
• Analizar el proceso de diseño y simplificación lógica o sistemas digitales.
para garantizar la eficiencia del sistema, reduciendo Decodificadores Un decodificador realiza la función in-
el número de compuertas necesarias y mejorando el versa al codificador. A partir de un código binario en la
tiempo de propagación. entrada, genera una o más señales de salida que represen-
• Consolidar los conocimientos sobre circuitos combina- tan el estado original del sistema o la activación de ciertos
cionales y su aplicación práctica en sistemas digitales elementos. En términos prácticos, un decodificador toma
mediante el desarrollo de un proyecto integral. N bits de entrada y genera hasta 2N salidas, activando
una de ellas según el valor del código de entrada.
II. Materiales El decodificador es ampliamente utilizado en sistemas
digitales, especialmente en la activación de displays de
• Psoc (de referencia CY8C588LTI-LP097) 7 segmentos, donde traduce un número binario en las
• jumpers macho-hembra señales necesarias para iluminar los segmentos que forman
• programa de psoc creator el carácter correspondiente. Su funcionamiento se basa en
el uso de compuertas lógicas que determinan las combina-
III. Marco teórico ciones necesarias para cada segmento.
En términos generales, un codificador es un circuito
diseñado para transferir información de un sistema a IV. Descripción Funcional
otro utilizando una clave o formato diferente. Su función Como se mencionó previamente, en este laboratorio
principal es transformar una entrada activa en una repre- se implementó un codificador digital con el objetivo de
sentación binaria compacta, facilitando el manejo y trans- aplicar y consolidar los conocimientos adquiridos en sis-
misión de datos en sistemas digitales. Por otro lado, un temas combinacionales. El circuito implementado permite
**decodificador** es el circuito o dispositivo encargado de convertir una señal digital ingresada por una de sus en-
realizar el proceso inverso: convertir un código binario o tradas enumeradas (1, 2, 3, ..., 9) en su equivalente en
Electronica Digital 2

código binario. Dicho codificador constituye una aplicación 2. Decodificador de 4 a 7 segmentos: Diseñado para
práctica de la lógica combinacional y de la representación interpretar las salidas del codificador y activar los seg-
numérica en sistemas digitales. mentos correspondientes en un display de 7 segmentos.
El diseño del codificador se basa en la utilización de Este bloque también se implementa mediante compuertas
compuertas lógicas para generar las combinaciones bina- lógicas, garantizando que cada combinación binaria active
rias correspondientes a las entradas activadas. Para este correctamente los segmentos del número correspondiente,
propósito, el codificador cuenta con múltiples lı́neas de tal como se muestra en la figura 2:
entrada, de las cuales sólo una puede estar activa en
un momento determinado. El circuito produce una salida
binaria de N bits (en este caso, 4 bits) que representa el
número asociado a la entrada activada. Este proceso de
codificación permite compactar la información y facilitar
su manejo en etapas posteriores del sistema.
Posteriormente, la salida binaria del codificador se
conecta a un decodificador de 4 a 7 segmentos, cuyo
propósito es traducir el código binario generado en señales
aptas para activar los segmentos correspondientes de un
display. Esto permite visualizar de manera clara y directa
el número seleccionado en el primer codificador.

V. Descripción Estructural
En términos estructurales, el sistema completo consta
de dos bloques principales:
1. Codificador digital 10 a 4: Encargado de convertir
las señales de entrada en un código binario. Este bloque
utiliza una combinación de compuertas OR para imple-
mentar las expresiones lógicas necesarias que generan las
combinaciones binarias como se muestra en la figura 1:

Imagen 2. Decodificador 4 a 7

Este decodificador fue diseñado a partir de las ecua-

ciones prácticas deducidas mediante la simplificación
lógica utilizando mapas de Karnaugh para cada una de
las salidas correspondientes a los segmentos del display de
7 segmentos. Este método permitió obtener expresiones
Imagen 1. Codificador 10 a 4
lógicas mı́nimas, reduciendo el número de compuertas
necesarias y optimizando la implementación del circuito.
Las ecuaciones utilizadas para diseñar el codificador son
las siguientes: Cada segmento del display (denotado como a, b, c, d, e,
O3 = I8 + I9 (1) f , g) tiene asociada una ecuación lógica optimizada que
determina su activación en función de las entradas del
O2 = I4 + I5 + I6 + I7 (2)
decodificador.
O1 = I2 + I3 + I6 + I7 (3)
Este enfoque no solo facilita la implementación fı́sica del
O0 = I1 + I3 + I5 + I7 (4) decodificador, sino que también mejora su rendimiento al
reducir el tiempo de propagación y el consumo de recursos
En estas ecuaciones, Om representa la salida número m, en el circuito digital.
donde m varı́a de 0 a 3. La salida con el ı́ndice m más alto
(O3 ) corresponde al bit más significativo, mientras que O0 La implementación de este sistema no solo permitió
es el bit menos significativo. Por otro lado, In denota la profundizar en el diseño y análisis de circuitos combi-
entrada número n, con n comprendido entre 1 y 9. Cada nacionales, sino que también destacó la importancia de
salida Om se obtiene como una combinación lógica de las la integración entre distintos componentes digitales para
entradas activas In , de acuerdo con las relaciones definidas lograr una funcionalidad especı́fica. El sistema completo
anteriormente. se muestra en la figura 3:
Electronica Digital 3

Imagen 3. Codificador 10 a 4 Imagen 5. Simulación del circuito con la entrada activa correspon-
diente al número 2.

VI. Simulación

En esta sección se presentan las simulaciones realizadas

para evaluar el correcto funcionamiento del circuito cod-
ificador y del sistema en general. Cada figura muestra
el comportamiento del circuito para una entrada activa
especı́fica, generando la salida correspondiente en código
binario y su representación en el display de 7 segmentos.
Estas simulaciones permiten verificar que las salidas gen- Imagen 6. Simulación del circuito con la entrada activa correspon-
eradas se ajustan a las especificaciones del diseño teórico. diente al número 3.

A continuación, se muestran los resultados obtenidos:

Imagen 4. Simulación del circuito con la entrada activa correspon- Imagen 7. Simulación del circuito con la entrada activa correspon-
diente al número 1. diente al número 4.
Electronica Digital 4

Imagen 8. Simulación del circuito con la entrada activa correspon- Imagen 11. Simulación del circuito con la entrada activa correspon-
diente al número 5. diente al número 8.

Imagen 12. Simulación del circuito con la entrada activa correspon-

diente al número 9.

Imagen 9. Simulación del circuito con la entrada activa correspon- Cada simulación fue realizada considerando las condi-
diente al número 6. ciones de operación especificadas para el codificador y el
decodificador de 4 a 7 segmentos. Los resultados confirman
que el circuito traduce correctamente las entradas activas
en el código binario adecuado y que el display de 7 segmen-
tos refleja el número correspondiente de manera precisa.
Este análisis confirma la validez del diseño propuesto y su
implementación en el laboratorio.

VII. Conclusiones
• La integración del codificador con un decodificador de
4 a 7 segmentos facilitó la visualización de las señales
digitales en un display, destacando la importancia de
los decodificadores en la conversión de información bi-
naria a representaciones comprensibles para el usuario
final.
• La implementación práctica de un codificador y un
decodificador permitió consolidar los conceptos fun-
damentales de la lógica combinacional, demostrando
cómo la simplificación de circuitos mediante mapas de
Imagen 10. Simulación del circuito con la entrada activa correspon- Karnaugh optimiza tanto el diseño como la funcional-
diente al número 7. idad de los sistemas digitales.
Electronica Digital 5

• Las simulaciones realizadas confirmaron la coherencia

entre las entradas activas, las salidas binarias gen-
eradas y la correcta activación de los segmentos del
display. Este proceso validó el diseño del circuito, de-
mostrando su capacidad para representar y procesar
datos digitales de forma eficiente y precisa.

VIII. Referencias
1) D. A. Patterson and J. L. Hennessy, Computer
Organization and Design: The Hardware/Software
Interface, 5th ed. Morgan Kaufmann, 2013.
2) “FMUSER: FM Transmitter, TV Transmitter, Au-
dio Broadcast, Radio Transmitter,” [Online]. Avail-
able: [Link]
3) Electrónica Online. Circuitos Lógicos
Combinacionales. Recuperado de
[[Link]
logicos-combinacionales/]