Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
LABORATORIO DE DISEÑO DIGITAL PRACTICA
#7
Contadores y registros
Objetivo: Analizar, diseñar, simular e implementar contadores y registros, utilizando el
modo esquemático y lenguaje HDL bajo estilo de descripción RTL
CONCEPTOS PREVIOS
- Las características de funcionamiento que tiene un contador 74191 y registro 74194.
El Circuito integrado 74191 es un contador binario el cual es de 2 secuencias, el cual puede hacer un conteo
de manera ascendente y descendente. Además, se le puede recargar un valor para que este empiece a
contar de determinado valor, dicho conteo es sincrónico y la carga es de forma asíncrona, esta puede llegar
a funcionar con hasta 35MHz.
Características principales del contador binario 74LS191
• 90 mW de disipación típica.
• Alta velocidad, lo que significa que la frecuencia de conteo típica de 25 MHz.
• Conteo síncrono.
• Carga paralela asíncrona.
• Entradas preestablecidas individuales.
• Entradas de habilitación de conteo y control de subida / bajada en cascada.
• Diodos clamping de entrada.
• Límite de efectos de terminación de alta velocidad.
Función de los pines:
- CLK: entrada de reloj.
- DOWN/UP Entrada de contaje descendente o ascendente.
- LOAD Entrada de carga paralela asíncrona.
- P0 – P3 Entrada de datos paralela.
- Q0 – Q3 Salida de los flip-flops.
- CE Selección de chip.
- MAX Salida máximo / mínimo.
- RCO Salida ripple clock.
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Diagrama de conexión.
El 74LS194 es un circuito integrado que tiene dos formas de operar paralelo o serie, en forma serie
contiene cuatro salidas que pueden ser desplazados hacia la derecha o hacia la izquierda, la dirección
depende de dos pines los cuales son S1 & S0. En forma de paralelo las salidas dependen de las
entradas.
Detalles del Circuito Integrado 74LS194
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Un registro de desplazamiento es un circuito digital secuencial (es decir, que los valores de sus
salidas dependen de sus entradas y de los valores anteriores) consistente en una serie de biestables,
generalmente de tipo D. Según las conexiones entre los biestables, se tiene un desplazamiento a la
izquierda o a la derecha de la
información almacenada. Es de señalar que un desplazamiento a la izquierda de un conjunto de bits,
multiplica por 2, mientras que uno a la derecha, divide entre 2.
De esta forma el circuito integrado entrega un valor, dependiendo su valor anterior almacenado,
además que para cambiar la configuración de serie a paralelo se puede hacer en cualquier momento
configurando los valores S0 & S1
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
ANÁLISIS PREVIO
1. Diseñe un contador binario de 4 bits cíclico, síncrono y con terminar de reset, utilizando flip-
flops JK (con las características con que se diseñaron en la práctica anterior Y Con la opción
Create/Update, cree un símbolo (Symbol)), dibuje guiado por su diseño el esquemático
(bloques) correspondiente que muestre la forma de conexión de los elementos usados.
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Se simulo sin contemplar el digital clock
2. Diseñe un registro de corrimiento síncrono de cuatro bits y con terminal de reset, entrada serie
salida en paralelo utilizando tipo D (modifique si fuera necesario el diseño de la práctica
anterior). dibuje guiado con su diseño el esquemático (bloques) correspondiente que muestre
la forma de conexión de los elementos usados.
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Se simulo sin contemplar el digital clock
3. Diseñe un contador binario síncrono de 4 bits cíclico, que cuente de dos en dos (0,2,4….),
con terminar de reset, utilizando flip-flops JK o D (con las características con que se
diseñaron en la practica anterior de ffs, Con la opción Create/Update, cree un símbolo
(Symbol)), dibuje guiado por su diseño el esquemático (bloques) correspondiente que
muestre la forma de conexión de los elementos usados.
En base a un video de Youtube nos dimos cuenta que no es necesario unir “los cables” y
basta con dar doble click tanto en entrada y salida para enrutarlos sin necesidad de poner
un cable. Una vez hecho esto podemos visualizar la simulación VWF.
Aquí podemos observar que efectivamente tenemos un contador de dos en dos
4. Diseñe una arquitectura (vhl) de acuerdo con la lógica de funcionamiento de un contador
de 4 bits de acuerdo con las siguientes características:
• Reloj activación con flacos de subida
• Terminal de reset asíncrona
• Carga en paralelo activado en bajo
• Terminal up/Down que modifica el sentido de la cuenta
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
5. Realice el diseño y el esquemático (bloques) basado en el contador de punto anterior (symbol, sin
modificar la descripción) para las siguientes secuencias de cuenta:
• Contador de 5 a 13 en forma cíclica
Esta es una simulación donde solo se implementó el contador y se fue variando LOAD y DS hasta
que se logró ver cuál es el valor cíclico que debemos de meter a nuestro contador.
Simulación
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Con el anterior análisis observamos que necesitamos implementar un temporalizador para la
entrada LOAD (la variable que varía) y una entrada de un numero para DS (en este caso “0101”),
por lo tanto, mostramos los bloques siguientes, Temporalizador y Entrada Número.
Temporalizador
Entrada Número
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Esquema completo
Simulación
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
• Contador de 0-255 de forma ascendente y descendente.
Vamos a utilizar un controlador el cual sincronice los dos contadores
También tenemos que unir la salida por lo tanto utilizaremos el siguiente código Salida completa
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Esquema completo
Simulación
Hernandez Ruiz Valentin
Lorenzo Arriaga Edwin
Laboratorio de Diseño Digital
Semestre 2023-II
Grupo:_03
Conclusiones:
Hernández Ruiz Valentin.
En esta practica analizamos, diseñamos, simulamos y empleamos contadores y registros,
utilizando el modo esquemático (bloques) y el lenguaje HDL bajo estilo de descripción RTL,
además de que entendimos las principales características de los circuitos integrados de un
contado 74191 y el registro 74194. Mediando las aplicaciones de prácticas y ejercicios pasados
como flip-flops JK o D, entre otros, la implementación de un contador binario síncrono, con la
ayuda de un reloj pudimos observar claramente la secuencia de salida del registro esto
recordado que la determinada señal de reloj tiene un frecuencia de 1Hz, esto se determino en
la salida del circuito diseñado en la parte respectiva de la práctica.
Lorenzo Arriaga Edwin.
En esta práctica, aplicamos conocimientos de circuitos secuenciales para crear diferentes tipos
de contadores. Exploramos los contadores síncronos, que siguen una única señal de reloj, y los
contadores asíncronos, que emplean distintas señales de reloj. Además, clasificamos los
contadores según el sistema de conteo, utilizando contadores en binario natural y en BCD
natural. Por ejemplo, creamos un contador de 00 a 30 con dos contadores BCD, uno para las
unidades (0 a 9) y otro para las decenas (0 a 3), ambos síncronos individualmente, pero
asíncronos en conjunto. Para otros casos, usamos contadores binarios, empleando sistemas
síncronos cuando la cuenta llegaba hasta 15 (1111 en binario) y sistemas asíncronos para
cuentas mayores. La implementación requería comprender las tablas de excitación de los
circuitos flip-flop tipo JK y tipo D, considerando detalles como el flanco del reloj (bajada o
subida) y la configuración del reset (activación en 0 o 1), aspectos aprendidos en prácticas
previas.
