República Bolivariana de Venezuela

Ministerio del Poder Popular para la Defensa

Universidad Nacional Experimental Politécnica de

La Fuerza Armada Nacional

UNEFA

Núcleo Sucre, Sede Cumaná

Sistemas Secuenciales Síncronos

Profesora: Integrantes:

Delgado, María Eugenia Marcano, Grecia

López, Anthony

Ing. De Telecomunicaciones

5to Semestre, Sección 01

Cumaná, Noviembre del 2017

 INTRODUCCIÓN

Un circuito combinatorio se distingue del circuito secuencial, porque en el primero,

las señales de salida en un momento dado del tiempo dependen solamente de los valores
que tengan las señales de entrada al circuito combinacional en ese mismo momento del
tiempo. El circuito secuencial puede ser definido mediante una tabla y diagrama de
estado o mediante las ecuaciones de estado.

Los circuitos secuenciales síncronos trabajan con la señal de reloj, la misma

determina los cambios de estados mejorando los problemas de control que se puedan
presentar. Debido a lo anterior, adicionalmente a la lógica combinatoria debe haber
elementos de memoria que recuerdan los valores pasados de las señales de entrada al
mismo.
 DESARROLLO

●​ Análisis y diseños de Sistemas Secuenciales Síncronos.

Los sistemas secuenciales se caracterizan por el hecho de que sus salidas dependen
no sólo de las entradas actuales, sino de toda la secuencia de entradas anteriores. Toda
esta secuencia de entradas anteriores da lugar a lo que se denomina el estado del
circuito, que está almacenado en componentes de memorias. Estas memorias, son
aquellas capaces de almacenar un estado durante un tiempo determinado.

De acuerdo con esta definición, el estado de un sistema secuencial depende de la

secuencia de entradas anteriores al sistema. Este planteamiento permite descomponer la
ecuación general de los sistemas secuenciales en otras dos ecuaciones: una de salida y
otra de estado siguiente.

El comportamiento de un circuito secuencial con reloj (síncrono), está determinado

por las entradas, las salidas y el estado de sus flip-flops. Las salidas y el siguiente estado
son función de las entradas y del estado actual.

El análisis de estos circuitos consiste en obtener una tabla o diagrama para la sucesión
temporal de salidas, entradas y estados internos.

También es posible escribir expresiones booleanas que describen el comportamiento

de tal circuito.

●​ Tabla de Estados.

Esta tabla describe el circuito de forma tabulada, la misma es esencialmente una tabla
de la verdad, en la cual algunas de las entradas son el estado actual y las salidas
incluyen el siguiente estado junto a otras salidas.

La preparación de esta tabla requiere enumerar todas las posibles combinaciones

binarias de estados actuales y entradas. Existen dos formas de representar la tabla de
estados:
 ●​ Ecuación de Estados.

Una ecuación de estados (llamada también ecuación de transición) especifica el

siguiente estado en función del estado actual y de las entradas.

Consideremos el circuito secuencial de la figura anterior, el mismo consta de dos

flip-flops D, A y B, una entrada X y una salida Y. puesto que la entrada D de un
flip-flop determina el valor del siguiente estado, podemos escribir un conjunto de
ecuaciones de estados para el circuito.

A(t+1)=A(t)X(t)+B(t)X(t)

B(t+1)=A’(t)X(t)

Una ecuación de estado es una expresión algebraica que especifica la condición para
una transición de estado de un flip-flop. El miembro izquierdo, donde aparece (t+1),
denota el siguiente estado del flip-flop, un borde del reloj después. El miembro derecho
es una ecuación de expresión booleana que especifica el estado actual, y las condiciones
de entrada que harán que el siguiente estado sea 1.
 Puesto que todas las variables de las expresiones booleanas son funciones del estado
actual, se omite la designación (t) después de cada variable.

A(t+1)=AX+BX

B(t+1)=A’X

●​ Diagrama de Estados.

La información contenida en una tabla de estados se representa gráficamente en forma

de diagrama. Este tipo de diagramas se representan con un círculo, y las transiciones
entre estados con flechas que conectan los círculos.

Primero se da el valor de entrada durante el estado actual y el número después de la

diagonal indica la salida durante el estado actual con esa entrada. No hay diferencia
entre la tabla y el diagrama de estados, que no sea la forma de la representación.

●​ Ecuaciones de entrada a los Flip-Flops.

Los circuitos secuenciales son aquellos en los cuales su salida depende de la entrada
presente y pasada. Dentro de estos circuitos se tienen a los Flip-Flops.

Los Flip-Flops son los dispositivos con memoria más comúnmente utilizados. Sus
características principales son:
 1.​ Asumen solamente uno de dos posibles estados de salida.

2.​ Tienen un par de salidas que son complemento una de la otra.

3.​ Tienen una o más entradas que pueden causar que el estado del Flip-Flop
cambie.

A continuación se describirán 4 tipos de Flip-Flops.

✓​ Flip-Flop S-R (Set-Reset).

La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R.

Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q’ son las
salidas (Q es generalmente la salida que se busca manipular.)

Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier

tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El
siguiente diagrama de bloque representa un FF S-R. Nótese que ahora, por convención,
Q se encuentra en la parte superior y Q’ en la inferior.

Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de Estado y

las Ecuaciones Características. La siguiente tabla muestra la tabla de estado para un
FF S-R.
 S R Q Q+

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 -

1 1 1 -
Como encabezado de las columnas tenemos las entradas S y R, y una de las salidas
Q. La salida Q es la salida que en un tiempo t se puede detectar en el FF, es decir, es la
salida en el tiempo actual. Q+ es la salida en el tiempo , una vez que se ha
propagado la señal en el circuito (recuerde que los FF tienen un componente de

retroalimentación.) Por lo tanto , es decir, es la salida que tendrá Q en el

futuro – una vez que se haya realizado la propagación.

Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0 ó 1, la salida

futura de Q (Q+) será siempre lo que se tenía antes de la propagación. A este estado (S
= 0, R = 0) se le conoce por tanto como estado de memoria.

Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin importar el

valor de Q antes de la propagación, es decir, se hace un reset de Q. Si por el contrario,
se tiene S = 1, R = 0, entonces Q+ = 1 en ambos casos, por tanto se hace un set de Q.

Finalmente, nótese que la combinación S = 1, R = 1 no es válida en el FF S-R. La

razón es que dicho estado vuelve inestable al circuito y, como una de las características
de todo FF es que el estado es estable, al usar dicha combinación se está violando este
principio de los FF.

Ahora, si se mapea la información de la tabla de estado del FF S-R en un mapa de

Karnaugh, se obtiene la siguiente ecuación característica: . Esta

ecuación describe también el funcionamiento. Nos dice que Q+ será 1 siempre y cuando
se haga un set del FF o el reset no está activado y la salida tiene un 1 en ese momento.

✓​ Flip-Flop T.

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de

cero a 1. Las siguientes dos figuras muestran el diagrama de bloque y una
implementación del FF T mediante un FF S-R y compuertas adicionales.

Nótese que en la implementación del FF T, las dos entradas del FF S-R están
conectadas a compuertas AND, ambas conectadas a su vez a la entrada T. Además, la
entrada Q está conectada a R y Q’ a S. Esta conexión es así para permitir que el FF S-R
cambié de estado cada que se le mande un dato a T. Por ejemplo, si Q = 1 en el tiempo
actual, eso significa que Q’ = 0, por lo tanto, al recibir T el valor de 1, se pasaran los
valores de R = 1 y S = 0 al FF S-R, realizando un reset de Q.
 La siguiente tabla muestra el comportamiento del FF T y del FF S-R en cada pulso
de T

T S R Q Q´

0 0 0 0 1

1 1 0 1 0

0 0 0 1 0

1 0 1 0 1

0 0 0 0 1

1 1 0 1 0
La tabla de estado para el FF T se presenta a continuación. Es muy sencilla: cuando
T = 0 el estado de Q no cambia, es decir Q = Q+ (estado de memoria), cuando T = 1, Q
es complementada y, por lo tanto, Q+ = Q’.

Tabla de estado para el FF T

T Q Q+

0 0 0

0 1 1

1 0 1

1 1 0
De la tabla de estado anterior, se obtiene la siguiente ecuación característica para el
FF T

Q + = T ’Q + TQ´ = T Å Q
 Ahora bien, analicemos un poco más el comportamiento del FF T y tratemos de
responder la siguiente pregunta: ¿Qué pasa si T=1 por mucho tiempo?

Los valores de S y R cambiarían constantemente de la siguiente manera:

S = 0-> 1 -> 0 -> 1

R= 1-> 0 ->1 -> 0

Es decir, el FF empezaría a oscilar y por tanto no mantendría el estado (inestable.)

Por lo tanto, la mayoría de los FF utilizan un reloj para determinar en qué momento se
tomará en cuenta el valor que se encuentre en la entrada del FF. La siguiente figura
muestra un FF T con reloj (CK)

Nótese que la entrada marcada como CK tiene un círculo. Este círculo indica que el
FF tomará en cuenta la entrada del FF cuando el pulso del reloj sea cero (0). Si es uno
(1), la entrada no será tomada en cuenta.

✓​ Flip-Flop J-K

El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre de la
siguiente manera:

o​ En J=1, K=1 actúa como Flip-flop T

o​ De otra forma, actúa como flip-flop S-R

El siguiente diagrama de bloque es el perteneciente el FF J-K.

 Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la
siguiente:

La tabla de estado aparece a continuación. Note que es muy parecida a la del FF S-R
solo que ahora los estados de J=1 y K=1 sí son válidos.

Tabla de estado del FF J-K

J K Q Q+

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0
 De la tabla anterior se obtiene la siguiente ecuación característica mediante mapas de

Karnaugh:

Este Flip-Flop es uno de los más comunes con reloj.

El siguiente diagrama lo muestra con entrada para reloj:

✓​ Flip-Flop D (Delay)

El Flip-Flop D es uno de los FF más sencillos. Su función es dejar pasar lo que entra
por D, a la salida Q, después de un pulso del reloj. Es, junto con el FF J-K, uno de los
Flip-Flops más comunes con reloj. Su tabla de estado se muestra a continuación:

D Q Q+

0 0 0

0 1 0

1 0 1

1 1 1
De la tabla se infiere que la ecuación característica para el FF D es: Q+= D. El
siguiente diagrama de bloques representa este flip-flop.
 CONCLUSIÓN

Lo componentes secuenciales contienen elementos de memoria, de la misma

manera, los valores de sus salidas dependen de los valores en sus entradas y de los
valores almacenados en los elementos de memoria.

El análisis de estos circuitos, por medio de las tablas, diagramas y ecuaciones, nos
permite observar bien sus estados internos, así mismo, consiste en la generación de una
descripción funcional a partir del diagrama lógico de un determinado circuito.