Universidad de Buenos Aires

Facultad De Ingeniería
Año 2024 – 2.do Cuatrimestre

(TB068) Circuitos Microelectrónicos

Trabajo de Laboratorio N.o 2
Etapa con transistores discretos
27 de Septiembre de 2024

Grupo 2
Autor Padrón Correo electrónico
Campisi Iriarte, Antonella — # 108 876 — [email protected]
Bocchio, Guido — # 101 819 — [email protected]
Pereira, Nicolas Manuel — # 105 269 — [email protected]
1. Resumen
Este trabajo consiste en el análisis de dos tipos de circuitos con transistores. En ambos se utilizó una placa impresa
con componentes montados y jumpers para elegir distintos valores de resistencias.
En la sección 2.1 se realizó el diseño de un amplificador a partir de un transistor bipolar bajo la siguiente consigna:

Obtenga un circuito en configuración EC/SC con |Av| > 10 o lo más cercano posible. Halle su variación
debido a la dispersión del ±15 % en la tensión de alimentación. Obtener la respuesta en frecuencia.
En la sección 2.2 se encontró el tiempo de conmutación de un transistor bipolar ante distintos valores para la señal
de excitación.
Por último en la sección 2.3 se armó un circuito oscilador con el objetivo de analizar este tipo de comportamiento y
su relación con el tipo de realimentación.

2. Desarrollo
2.1. Etapa amplificadora con un transistor
Se diseñó un circuito amplificador a partir de un transistor TBJ NPN BC548, implementando la topología emisor
común. Se polarizó el circuito como en la Figura 1 utilizando los siguientes valores de resistencias y la fuente de alimen-
tación de modo que la corriente de colector IC sea de aproximadamente 1 mA y la ganancia del circuito sea mayor a
10:

VCC = 14,5 V

RC = 4,7 kΩ
RB1 = 820 kΩ
RB2 = 100 kΩ
RE = 470 Ω

RL = 4,7 kΩ

Figura 1: Circuito del amplificador emisor común.

De la hoja de datos del transistor se obtienen los siguientes valores típicos:

VBEon = 0,66 V

β = 180
VCEsat = 0,09 V

2
2.1.1. Inspección
Para encontrar el punto de polarización en modo activo directo (IC = βIB , VCE > VCEsat ), primero se hizo un
equivalente de Thévenin para la base:
RB2
VBB = VCC · = 1,57 V
RB1 + RB2
RB1 · RB2
RB = = 89,13 kΩ
RB1 + RB2
Luego se plantearon las mallas de entrada y salida para hallar ICQ y VCEQ respectivamente.

VBB − IB RB − VBE + IE RE = 0 (1)

VCC − IC RC − VCE + IE RE = 0 (2)

Se reemplazó a IB y a IE en la ecuación 1 por sus expresiones equivalentes (IB = β ,
IC
IE = −IC − IB ) para luego
despejar IC como sigue:
VBB − VBE
IC = ≃ 1 mA
RB + RE
β + RE
En la ecuación 2 también se reemplazo la expresión de IE para poder despejar VCE en función de IC :

1
  
VCE = VCC − IC · 1+ RE + RC = 9,64 V
β
A continuación se hallaron los parámetros de pequeña señal:
ICQ
gm = = 0,036 A/V
Vth
β
rπ = ≈ 5 kΩ
gm
Por el capacitor en paralelo a RE , a frecuencias medias, esta se desprecia. Por lo que la ganancia se calcula como:
vo RC RL
|Av | = = gm · = 84,6 (38,5 dB)
vi RC + RL
Teniendo en cuenta una dispersión del ±15 % de la fuente de alimentación se obtienen los siguientes valores para el
punto de polarización y la ganancia:

+15 % VCC : ICQ = 1,2 mA, VCEQ = 10,5 V, |Av | = 117,5 (41,4 dB)
−15 % VCC : ICQ = 1,4 mA, VCEQ = 5,1 V, |Av | = 117,5 (41,4 dB)

2.1.2. Simulación
Se simuló el amplificador de la Figura 1 realizando un barrido en frecuencia en la fuente de pequeña señal entre 1 Hz
y 10 MHz, con una amplitud de 25 mV para asegurarnos que el amplificador no salga del estado de operación deseado.
Se obtuvieron los siguientes valores de ganancia entre la pequeña señal de entrada y la señal de salida sobre la carga.
Se observa que las ”frecuencias medias” para el amplificador son aquellas entre 500 Hz y 1 MHz aproximadamente.
También se obtiene que el valor máximo del modulo de la ganancia es aproximadamente 38 dB, lo cual es semejante al
valor obtenido analíticamente.

3
 Figura 2: Simulación de ganancia en frecuencia.

2.1.3. Medición
Para las mediciones se armó el circuito a partir de la placa provista colocando los jumpers con las resistencias elegidas
y polarizando con una fuente de 14,5 V. Se realizó un barrido en frecuencia excitando al circuito con una señal senoidal
de 31,2 mV. Se registraron 20 mediciones. En la Figura 3 se observa el gráfico con los resultados de ganancia medidos.

Figura 3: Medición de ganancia en frecuencia

4
 Comparándolo con los resultados simulados de la Figura 2 observamos que el rango de frecuencias de trabajo para el
amplificador es menor en la medición ya que la ganancia empieza a decaer después de los 100 kHz cuando se esperaba
que eso suceda después de 1 MHz. Eso se puede deber a que las capacitancias internas del modelo de pequeña señal
del transistor del simulador no se asemejan a los del transistor medido ya que esas son las que determinan el limite
superior de las frecuencias medias del amplificador. También cabe aclarar que en promedio dentro de las frecuencias
medias del amplificador medido, el modulo de la ganancia es aproximadamente 36,7 dB, lo cual resulta menor que los
valores esperados a partir del desarrollo analítico y simulación (error de 1,3 dB).
Luego se varió la tensión de alimentación para observar la variación de la ganancia en un barrido de frecuencia
reducido. Obteniendo como resultado una ganancia de 39,2 dB al aumentar Vcc un 15 % y una ganancia de 35,7 dB al
reducir Vcc un 15 %.

2.2. Transistor en conmutación

Para la medición del conmutador se armó el siguiente circuito ilustrado en la Figura 4 con el fin de calcular el retardo
que posee el transistor al conmutar entre estados de operación utilizando las puntas de osciloscopio X10 para asegurarnos
de no tener inconvenientes con la frecuencia de corte de las mismas en modo x1.

Figura 4: Esquematico del circuito conmutador.

Primero se aplicó en la entrada una señal cuadrada de amplitud 4 V con una frecuencia de 1 kHz. Luego se empezó a
reducir la amplitud de la señal para ver el limite donde la salida del transistor comienza a deformarse para transformarse
en una señal continua de 5 V como si no hubiera ninguna señal en la entrada. La amplitud mínima de la señal de entrada
resulto siendo 800 mV. A continuación se varió la frecuencia de la señal de entrada para lograr apreciar el retardo del
transistor en la salida y también su rise time.

Figura 5: Respuesta del conmutador a distintas frecuencias.

5
 Se puede observar en la Figura 5 que el retardo comienza a ser aparente ya en los 10 kHz y la salida se empieza
a deformar debido al rise time a partir de los 80 kHz. Obteniendo un retardo de aproximadamente 2 µs entre que la
señal de entrada llega a 0 V y la salida pasa por los 50 mV (el 10 % de los 5 V esperados), y un rise time de la salida
de aproximadamente 370 ns. Este retardo se debe a que como se polariza el transistor en corte, la juntura base-emisor
queda en inversa y la capacidad de la misma se carga al valor de tensión correspondiente mostrando lo que pareceria la
recta de carga de un capacitor luego de los 50 kHz en la la Figura 4. Analizando los datasheet no se encontro ningún dato
relacionado al retardo del BC548, pero en los datasheet del BS170 se presentan las characteristicas de conmutación
con 10 ns como máximo para el prendido y apagado del transistor, los cuales son mucho menores a los 2 µs medidos en
el BC548, por lo tanto se esperaria ver una importante diferencia al cambiar los transistores ya que el BS170 debería
seguir funcionando antes de los 100 MHz con el retardo mostrado en su datasheet en comparación al BC548 que no
pudo seguir funcionando correctamente ya a los 500 kHz

2.3. Oscilador senoidal por desplazamiento de fase

El principio por el cual un oscilador por desplazamiento de fase funciona es la retroalimentación positiva para una
frecuencia específica. Si bien un amplificador de emisor común invierte la salida, por lo que a priori se tiene retroalimen-
tación negativa, esta puede ser desfasada por medio de filtros RC en cascada. Para un desplazamiento de fase de 180◦ se
obtiene una señal en fase con la señal de entrada original, produciéndose retroalimentación positiva. Suponiendo n filtros
pasa-altos idénticos, se sabe que para una frecuencia específica, fosc , cada etapa desfasa a la tensión de retroalimentación
180/n, debido a la simetría propia de esta topología de etapas en cascada. Las frecuencias asociadas a otros desplaza-
mientos se desvanecen debido a que no contribuyen a un efecto de retroalimentación positiva y, en menor medida, a la
atenuación propia de la red RC.
Asumiendo una red RC de filtros pasa-alto, cuantas más etapas tenga esta, menor debe ser el desfasaje por etapa, por lo
que la frecuencia de la señal vout resulta mayor. Esto se debe a que un filtro pasa-altos produce un desfasaje menor para
señales de mayor frecuencia. De forma análoga, cuantas menos etapas haya, menor será la frecuencia de resonancia. Se
destaca que se requieren al menos dos etapas, puesto que un único filtro RC no puede desfasar una señal más de 90◦ .
En este caso, para la primera etapa se utilizó un amplificador en configuración emisor común que invierte la salida, y
para la etapa de realimentación se implementó una red RC. Se esperaría poder armar la etapa de realimentación con dos
circuitos RC pensando que cada uno desfasa la señal 90°, pero ese no es el caso al no trabajar con capacitores ideales,
por lo tanto es necesario utilizar una mayor cantidad de circuitos RC en esta etapa.
Para hacer un oscilador, se polarizó el transistor de la placa como se ve en la Figura 6 y se alimentó el circuíto con
VCC = 20 V.

Figura 6: Circuito del oscilador senoidal.

Con el osciloscopio, utilizando puntas compensadas X1, se observó la salida del circuito. También se observó la señal
obtenida entre cada capacitor. Todas estas señales fueron graficadas en la Figura 7

6
 Figura 7: Tensiones en distintos puntos del oscilador.

La señal medida en la salida del circuito resultó semejante a una señal senoidal con una frecuencia de 583 Hz.
Simulamos el mismo circuito obteniendo los valores presentes en la la Figura 8.

Figura 8: Tensiones en distintos puntos del oscilador simulado.

En este caso se obtuvo una frecuencia de 560 Hz, lo cual es muy similar a lo obtenido en las mediciones (4 % de error),
y utilizando la FFT obtuvimos una distorsión armónica total de 18.26 %
Se buscó el valor mínimo de Vcc con el que circuito oscila usando simulación y se encontró que el circuito necesita
una alimentación mínima de 8,7 V para que la salida sea periódica y con forma semejante a una señal senoidal (tarda 7 s

7
en estabilizarse), con una tensión menor a 8,6 V la salida es una señal continua sin ninguna oscilación , y entre medio
de esas dos tensiones, las salidas son señales de forma muy errática que no se parecen a una senoidal. El impacto por la
reducción de Vcc se puede deber no solo a las implicaciones de las limitaciones en pequeña señal con el transistor entre
en corte, pero tambien a la disminución en la ganancia haciendo imposible encontrar una frecuencia que oscile despues
de pasar por la realimentación. También cabe señalar que la frecuencia de la señal limite con 8,7 V de Vcc fue de 640 Hz,
lo cual es mayor a los 560 Hz que obtuvimos simulando con tensión de alimentación de sobra.

3. Conclusiones
En la sección 2.1 se comparó la ganancia de un circuito amplificador obtenida a partir de cálculos teóricos, simulación
y mediciones experimentales. El objetivo general de obtener una ganancia mayor a 10 fue cumplido. Teóricamente se
esperaba que la ganancia estuviera alrededor de un valor de 80 lo cual se vio reflejado de manera aproximada en las
mediciones tomadas sobre el circuito.
Sobre el conmutador, se destaca que efectos en la transición de regímenes de operación imponen un límite en la
frecuencia máxima a la que el transistor puede conmutar.
Para el oscilador se observó que la señal a la salida tiene forma cuasi-senoidal, lo cual se debe al desfasaje por parte
del amplificador sumado al que es debido a la red RC.