MANUAL DE PRÁCTICAS DE LABORATORIO
Electrónica digital
División de Ingeniería Mecatrónica
Actividad. Diseño de luces direccionales utilizando flip flop tipo D
Objetivo
Diseñar y construir un circuito secuencial basado en flip-flops para controlar un arreglo de LEDs que simule una
luz direccional progresiva de un automóvil.
Introducción
El flip-flop tipo D, también conocido como flip-flop de retardo o flip-flop de datos, es uno de los circuitos
básicos de almacenamiento en electrónica digital. Su función principal es almacenar un bit de información,
sincronizado con una señal de reloj, lo que lo convierte en un componente esencial en sistemas secuenciales y
temporizados.
Equipo y materiales
Protoboard, integrado 74LS08N, 74LS04N, 74LS73N, 555, resistencia de 1k, 330 omhs, cable UTP, LEDs rojos,
fuente de alimentación de 5 v a 1.5 A, resistencia de 470, capacitor de 1000uF
Normas de seguridad
Usar adecuadamente los componentes electrónicos utilizados en la práctica, acatando las indicaciones del
docente.
Diseño combinacional.
Etapas
1. Diseño del problema.
Fig.1 Diagrama de estados
Jesús Eduardo Martínez Villamares
El objetivo del diseño es construir un circuito digital que controle las luces direccionales utilizando
flip-flops tipo D. Para lograrlo, nos basamos en un diagrama de estados que define la secuencia en la
que las luces deben encenderse y apagarse. En este caso, el sistema tiene cinco estados representados
por combinaciones binarias de cuatro bits: 0000, 0001, 0011, 0111 y 1111. Cada estado indica cuáles
luces están activas en un momento dado, representando así la progresión de las luces direccionales.
2. Número de entradas y salidas requeridas.
Entradas:
Señal de reloj (Clock): Es esencial para sincronizar las transiciones entre los estados. Cada pulso del
reloj provoca que el sistema avance al siguiente estado en la secuencia.
Señal de inicialización (Reset): Permite establecer el estado inicial del sistema (0000) al encender el
circuito o cuando sea necesario reiniciar la secuencia.
Por lo tanto, el circuito requiere dos entradas principales: la señal de reloj y la señal de inicializa-
ción.
Salidas
Luces direccionales: Cada bit del estado binario (Q₀, Q₁, Q₂, Q₃) controla una luz direccional específica.
Esto significa que se necesitan cuatro salidas, una por cada luz.
3. Asignación de variables para las entradas y salidas.
Entradas: Las entradas del sistema se denominarán CLK y reset
Salidas: La salida del sistema se denotará como: QA, QB, QC, QD
4. Deducción de la tabla de verdad.
QA QB QC QD QA+ QB+ QC+ QD+
0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 1
0 0 1 0 X X X X
0 0 1 1 0 1 1 1
0 1 0 0 X X X X
0 1 0 1 X X X X
0 1 1 0 X X X X
0 1 1 1 1 1 1 1
1 0 0 0 X X X X
1 0 0 1 X X X X
1 0 1 0 X X X X
1 0 1 1 X X X X
1 1 0 0 X X X X
1 1 0 1 X X X X
Jesús Eduardo Martínez Villamares
1 1 1 0 X X X X
1 1 1 1 0 0 0 0
Teniendo en cuenta la tabla de verdad se realizó posteriormente los mapas de Karnaugh para poder
llegar a las expresiones necesarias para realizar el circuito.
5. Obtención de funciones booleanas mediante los mapas de Karnaugh
DA
CD/AB 00 01 11 10
00 0 0 0 X
01 X X 1 X
11 X X 0 X
10 X X X X
Expresión: DA=QA’QB
DB
BA/DC 00 01 11 10
00 0 0 1 X
01 X X 1 X
11 X X 0 X
10 X X X X
Expresión: DB=QA’QC
DC
BA/DC 00 01 11 10
00 0 1 1 X
01 X X 1 X
11 X X 0 X
10 X X X X
Jesús Eduardo Martínez Villamares
Expresión: DC=QA’QD
DD
BA/DC 00 01 11 10
00 1 1 1 X
01 X X 1 X
11 X X 0 X
10 X X X X
Expresión: DD=QA’
6. Descripción del circuito lógico
Para el desarrollo del circuito se tomó en cuenta las expresiones booleanas obtenidas mediante los
mapas de Karnaugh, se tomó en cuenta la configuración y expresión de cada compuerta.
Se utilizaron los arreglos de compuertas AND para cada las primeras 3 configuraciones, en
DA=QA’QB se colocan las entradas hacia QA’ y QB respectivamente y la salida de la AND hacia el
pin J del jk simulando un tipo D y las compuertas posteriores se comportan igual a excepción de la
ultima que su j va directo a QA’,
Fig2. Sección DA=QA’QB, DB=QA’QC, DC=QA’QD, DD=QA’
Para la configuración de los flip flop jk se puentea una compuerta NOT entre j y k para convertir un
flip flop tipo jk a D, las salidas Q se dirigen a los probes que simulan leds, los reset clr van hacia un
alto y la sección clk se puentean a los demás clk y estos se dirigen a una señal de tren de pulsos en este
caso a 2hz o se puede realizar un,
circuito con el integrado 555
Jesús Eduardo Martínez Villamares
Fig3. Configuración jk a tipo D
Diseño para el tren de pulsos usando el integrado 555 en su configuración astable, se coloca un
capacitor de 1000uF hacia tierra y su pin positivo hacia el pin 2 puenteado al pin 6 del integrado y de
esta unión sale una resistencia hacia el pin 7 y del pin sale otra resistencia hacia vcc, al final se coloco
el reset a vcc, igualmente su entrada de voltaje y la tierra respectivamente
Fig4. Configuración Monoestable del 555
Jesús Eduardo Martínez Villamares
7. Simulación
Se unen todas las partes del circuito y la simulación completa se muestra como:
Fig5. Simulación del circuito en Multisim
8. Circuito físico
Jesús Eduardo Martínez Villamares
Resultados e interpretación
Con base en los mapas de Karnaugh se logró realizar la configuración de las compuertas lógicas para
realizar la tarea necesaria y al observar la simulación, con el diseño final en físico se obtuvieron una
pequeña variación en las secuencias se llegó a la conclusión que fue por especificaciones de los
integrados y la fuente de alimentación.
Fuentes de consulta
[1] Motorola, Fast and LS TTL DATA, REV 5, Phoenix, USA: Motorola Literature Distribution, 1992, pp. 5-10.
[2] WHITESITT, J. Eldon, et al. Algebra Booleana y sus aplicaciones. 1971.
Jesús Eduardo Martínez Villamares
