Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Computación Digital
Tema n.°1.5
Fundamentos de Sistemas Digitales - UC1 - Semana 5
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Índice
1.5 Fundamentos de Sistemas Digitales - UC1 - Semana 5 .............................. 3
1.5.1 REGISTROS......................................................................................... 3
1.5.1.1 Fundamentos, clasificación, ejemplos y simulación....................... 3
1.5.1.2 Clasificación .................................................................................. 4
1.5.1.3 Registros de desplazamiento con entrada y salida serie. .............. 4
1.5.1.4 Registros de desplazamiento con entrada serie y salida paralelo. 4
1.5.1.5 Registros de desplazamiento con entrada y salida paralelo. ......... 5
1.5.1.6 Registros de desplazamiento con entrada paralelo y salida serie. 5
1.5.1.7 Registros de desplazamiento bidireccionales. ............................... 6
1.5.1.8 Registro de desplazamiento universal bidireccional (74194) ......... 7
1.5.2 MAQUINA SECUENCIAL SINCRÓNICA (MSS) ................................... 8
1.5.2.1 Modelo general de una MSS - Moore. ........................................... 8
1.5.2.2 Diagramas de estados. .................................................................. 9
1.5.2.3 Contadores Sincrónicos............................................................... 10
1.5.2.4 Diseño de contadores síncronos ................................................. 11
Aplicaciones de los contadores ..................................................................... 15
Recursos complementarios................................................................................... 18
Referencias ........................................................................................................... 18
Autoevaluación ........................................................ ¡Error! Marcador no definido.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
1.5 Fundamentos de Sistemas Digitales - UC1 - Semana 5
1.5.1 REGISTROS1
1.5.1.1 Fundamentos, clasificación, ejemplos y simulación
Los registros son un tipo de circuitos lógicos secuenciales estrechamente
relacionados con los contadores digitales. Los registros se utilizan principalmente
para almacenar datos digitales y no suelen tener una secuencia interna de estados
característica como los contadores síncronos. En esta sección analizaremos los
principales modelos de registros, su estructura y funcionamiento, plantearemos
ejemplos y simulaciones para comprender el funcionamiento de estos circuitos.
Finalmente veremos un circuito llamado registro universal que combina varias de las
características de los diferentes modelos de registros que se abordan en la primera
parte de esta sección. (Floyd, 2006)
Los registros se utilizan principalmente para almacenar y desplazar datos (1s y 0s),
que introduce en él una fuente externa para almacenar datos digitales. Los registros
de desplazamiento están formados por un conjunto de flip-flops.
Un registro es un circuito digital con dos funciones básicas: almacenamiento de datos
y movimiento de datos. La capacidad de almacenamiento de un registro le convierte
en un tipo importante de dispositivo de memoria.
La capacidad de almacenamiento de un registro es el número total de bits (1s y 0s)
de un dato digital que puede contener. Cada etapa (flip-flop) de un registro de
desplazamiento representa un bit de su capacidad de almacenamiento; por tanto, el
número de etapas de un registro determina su capacidad de almacenamiento.
La capacidad de desplazamiento de un registro permite el movimiento de los datos
de una etapa a otra dentro del registro, o la entrada o salida de este, en función de
los impulsos de reloj que se apliquen. (Floyd, 2006).
Fig. 1 Movimientos básicos de datos en los registros de desplazamiento. (Floyd, 2006)
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
La Fig. 1 ilustra la forma en que se pueden mover los datos en los registros de
desplazamiento. El bloque representa un registro cualquiera de 4 bits y las flechas
indican la dirección en que se mueven los datos.
A excepción del registro con entrada y salida en paralelo (e) que se muestra en la Fig.
1, a todos los demás se los llama registros de desplazamiento. Esto se debe a que
los datos se tienen que desplazar pasando cada bit de Flip Flop en Flip Flop.
1.1.1.1 1.5.1.2 Clasificación
1.1.1.2 1.5.2.3 Registros de desplazamiento con entrada y salida serie.
Los registros de desplazamiento con entrada y salida serie aceptan datos en serie,
es decir, un bit cada vez por una única línea. La información almacenada es entregada
a la salida también en forma serie.
La Fig. 2 muestra un dispositivo de 4 bits implementado con flip-flops D. Con cuatro
etapas, este registro puede almacenar hasta cuatro bits de datos.
Fig. 2 Registro de desplazamiento con entrada y salida serie. (Floyd, 2006)
Si se desea extraer los datos del registro, los bits deben desplazarse en serie hasta
la salida Q3.
En la Fig. 3 se muestra el símbolo lógico tradicional de un registro de desplazamiento
de 4 bits con entrada y salida serie. La designación “SRG 4” indica que es un registro
de desplazamiento (SRG, Shift Register) con una capacidad de 4 bits. (Floyd, 2006).
Fig. 3 Símbolo lógico de un registro de desplazamiento de 4 bits con entrada y salida serie. (Floyd, 2006)
1.1.1.3 1.5.2.4 Registros de desplazamiento con entrada serie y salida paralelo.
En este tipo de registro los bits de datos se introducen en serie (empezando por el bit
situado más a la derecha), del mismo modo que se ha visto en la sección anterior. La
diferencia está en la forma en que dichos bits se extraen del registro; en un registro
con salida paralelo, se dispone de la salida de cada etapa. Una vez que los datos se
han almacenado, cada bit se presenta en su respectiva línea de salida, estando
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
disponibles todos los bits simultáneamente, en lugar de bit a bit como en el caso de
la salida serie. (Floyd, 2006).
La Fig. 2 muestra un registro de desplazamiento de 4 bits con entrada serie-salida
paralelo, y su símbolo lógico.
Fig. 2 Registro de desplazamiento con entrada serie-salida paralelo. (Floyd, 2006)
1.1.1.4 1.5.1.5 Registros de desplazamiento con entrada y salida paralelo.
En el registro de entrada y salida paralelo inmediatamente después de introducir
simultáneamente todos los bits de datos, éstos aparecen en paralelo en las salidas
paralelo. (Floyd, 2006).
Fig. 3 Registro de desplazamiento con entrada y salida paralelo. (Floyd, 2006)
1.1.1.5 1.5.1.6 Registros de desplazamiento con entrada paralelo y salida serie.
En un registro con entradas de datos paralelo, los bits se introducen simultáneamente
en sus respectivas etapas a través de líneas paralelo, en lugar de bit a bit a través
una única línea como ocurre con las entradas de datos serie. La salida serie se hace
del mismo modo que se ha descrito en la sección Registros de desplazamiento con
entrada y salida serie de 4 bits, una vez que todos los datos están almacenados en el
registro.
Las Fig. 4 y Fig. 5 ilustran respectivamente, un registro de desplazamiento de 4 bits
con entrada paralelo/salida serie y su símbolo lógico típico. Observe que tiene cuatro
líneas de entrada de datos D0, D1, D2 y D3 y una entrada (desplazamiento/c̅a̅r̅g̅a̅),
que permite cargar en paralelo los cuatro bits de datos en el registro. Cuando
desplazamiento/c̅a̅r̅g̅a̅ está a nivel BAJO, las puertas G1 a G3 se activan, permitiendo
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
que cada bit sea aplicado a la entrada D de su respectivo flip-flop. Cuando se aplica
un impulso de reloj, los flip-flops con D = 1 pasan al estado SET, y los flip-flops con D
= 0 pasan al estado RESET, almacenándose de este modo los cuatro bits
simultáneamente.
Cuando la entrada desplazamiento/c̅a̅r̅g̅a̅ está a nivel ALTO, las puertas G1 a G4 se
inhiben y las puertas G5 a G7 se activan, permitiendo que los bits de datos se
desplacen hacia la derecha, pasando de una etapa a la siguiente. Las puertas OR
permiten el desplazamiento normal o la introducción de datos en paralelo,
dependiendo de qué puertas AND se hayan activado según el nivel de la entrada
desplazamiento/c̅a̅r̅g̅a̅. Observe que FF0 dispone de una sola puerta AND para
desactivar la entrada paralela, D0. No precisa una implementación AND/OR ya que
no hay entrada de datos en serie. (Floyd, 2006).
Fig. 4 registro de desplazamiento de 4 bits con entrada paralelo/salida serie. (Floyd, 2006)
Fig. 5 Símbolo lógico de un registro de desplazamiento de 4 bits con entrada paralelo-salida serie. (Floyd, 2006)
1.1.1.6 1.5.1.7 Registros de desplazamiento bidireccionales.
Un registro de desplazamiento bidireccional es aquél en el que los datos se pueden
desplazar a izquierda o a derecha. Se puede implementar utilizando puertas lógicas
que permitan la transferencia de un bit de datos de una etapa a la siguiente de la
izquierda o de la derecha, dependiendo del nivel de una línea de control.
En la Fig. 6 se muestra un registro de desplazamiento bidireccional. Un nivel ALTO
en la entrada de control RIGHT / L̅E̅F̅T̅ (derecha/izquierda) permite a los bits de datos
que están dentro del registro desplazarse hacia la derecha, y un nivel BAJO hace que
se desplacen hacia la izquierda. Un examen de la lógica de puertas hará evidente
este funcionamiento. Cuando la entrada de control RIGHT / L̅E̅F̅T̅ está a nivel ALTO,
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
las puertas G1 a G4 se activan, y el estado de la salida Q de cada flip-flop pasa a la
entrada D del siguiente flip-flop. Cuando se produce un impulso de reloj, los bits de
datos se desplazan una posición a la derecha. Cuando esta entrada de control RIGHT
/ L̅E̅F̅T̅ está a nivel BAJO, las puertas G5 a G8 se activan, y la salida Q de cada flip-
flop pasa a la entrada D del flip-flop precedente. Cuando se genera un impulso de
reloj, los bits de datos se desplazan una posición hacia la izquierda. (Floyd, 2006).
Fig. 6 Registro de desplazamiento bidireccional de 4 bits. (Floyd, 2006)
1.1.1.7 1.5.7.8 Registro de desplazamiento universal bidireccional (74194)
Un registro de desplazamiento universal (74194) tiene capacidad de entrada y salida
serie y paralelo. En la Fig. 9 se muestra su símbolo lógico.
Fig. 9 El registro de desplazamiento universal bidireccional de 4 bits (74194). (Floyd, 2006)
Descripción del funcionamiento:
S0 S1 Modo de funcionamiento
0 0 Mantenimiento de datos
0 1 Carga por la entrada en serie y desplazamiento a derecha
1 0 Carga por la entrada en serie y desplazamiento a izquierda
1 1 Carga en paralelo sincrónica
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
La carga paralela, que se sincroniza con una transición positiva de la señal de reloj,
se consigue aplicando los cuatro bits de datos en las entradas paralelo y un nivel
ALTO en las entradas S0 y S1.
El desplazamiento a la derecha se consigue de forma síncrona con el flanco positivo
del impulso de reloj cuando S0 está a nivel ALTO y S1 a nivel BAJO. En este modo,
los datos serie se introducen por la entrada serie de desplazamiento a la derecha (SR
SER).
Cuando S0 está a nivel BAJO y S1 a nivel ALTO, los bits de datos se desplazan hacia
la izquierda sincronizados con la señal de reloj, introduciendo nuevos datos por la
entrada serie de desplazamiento a la izquierda (SL SER). La entrada SR SER entra
en la etapa Q0 y SL SER entra en la etapa Q3.
1.1.2 1.5.2 MÁQUINA SECUENCIAL SINCRÓNICA (MSS)
En el Primer Parcial, se estudiaron los circuitos combinacionales, cuya característica
fundamental es que las salidas dependen únicamente del valor actual de las entradas.
En este parcial se estudiarán los circuitos secuenciales, que son circuitos en los que
las salidas dependen no solo del valor actual de las entradas, sino también de los
valores anteriores, es decir que, en los circuitos secuenciales, la salida en un instante
de tiempo determinado depende de los valores de las entradas externas y de la
información almacenada, por lo requieren de un camino de realimentación interna que
les permita conocer dicha información presente en ese instante. Los dispositivos
donde se almacena la información se denominan elementos de memoria, los cuales
pueden estar regidos, por una u varias señales periódicas pulsantes (reloj), en base
a esta característica, los circuitos secuenciales se clasifican en Asincrónicos y
Sincrónicos:
Los asíncronos son sistemas secuenciales que pueden cambiar de estado en
cualquier instante de tiempo en función de cambios en las señales de entrada.
• Son más frecuentes en la vida real.
• Existen métodos específicos para diseñar sistemas asíncronos
Los síncronos son sistemas secuenciales que sólo pueden cambiar de estado en
determinados instantes de tiempo, es decir, están “sincronizados” con una señal que
marca dichos instantes y que se conoce como señal de reloj (Clk).
• El sistema sólo hace caso de las entradas en los instantes de
sincronismo.
• Son más fáciles de diseñar.
1.1.2.1 1.5.2.1 Modelo general de una MSS - Moore.
En la Fig. 10 se muestra el diagrama de bloques de un circuito secuencial. Para formar
un circuito secuencial se interconecta un circuito combinacional con elementos de
almacenamiento. Los elementos de almacenamiento son circuitos capaces de
almacenar información binaria. La información binaria guardada en estos elementos
en un momento dado define el estado del circuito secuencial en ese momento. El
circuito secuencial recibe la información binaria de su entorno a través de las
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
entradas. Estas entradas, junto con el estado actual de los elementos de
almacenamiento, determinan el valor binario de las salidas. (M. Mano, R. Kime, 2005).
Fig. 70 Diagrama de bloques de un circuito secuencia. (Morris Mano, R. Kime, 2005)
En general, los circuitos secuenciales pueden clasificarse en dos tipos; (1) aquellos
en los que la salida o salidas dependen únicamente del estado interno actual
(denominados circuitos de Moore) y (2) aquellos en los que la salida o salidas
dependen tanto del estado actual como de la entrada o entradas (denominados
circuitos de Mealy).
1.1.2.1.1 1.5.2.1.1. MSS. Modelo Moore
EL modelo de Moore Fig. 11, es una maquina secuencial síncrona en donde las
salidas dependen únicamente de los estados de la máquina (clase B), o son los
mismos estados de la máquina (clase C), es decir que no dependen de las entradas
externas.
El cambio de estados se realiza en cada flanco de reloj, el reset se utiliza únicamente
para establecer el estado inicial. En este tipo de máquina las salidas cambian
únicamente si hay un cambio de estado, dado que están sincronizadas con el reloj.
Fig. 11 Diagrama de bloques Modelo Moore.
1.1.2.2 1.5.2.3 Diagramas de estados.
Un diagrama de estados es una representación gráfica del comportamiento de un
sistema, mostrando cada combinación de entrada y cada estado, de la misma forma
muestra el resultado de la salida y el valor del estado siguiente después de un pulso
de clock.
En este tipo de diagrama, un estado se representa por un círculo, y las transiciones
entre los estados se indican mediante líneas orientadas que conectan los círculos. La
Fig. 12 muestra el diagrama de estados para un circuito secuencial.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Fig. 12 Diagramas de estados.
En el modelo de Moore, las líneas orientadas se etiquetan con el valor de la entrada
durante el estado actual, Por ejemplo, la línea orientada que va del estado S0 al S1
se etiqueta “X=0”, significando que cuando el circuito secuencial está en el estado
actual S0 y la entrada es “X=0”, después de la próxima transición del reloj, el circuito
va al siguiente estado S1. En el circulo se especifica el estado actual y el valor de las
salidas en ese estado.
1.1.2.3 1.5.2.3. Contadores Sincrónicos
Los flip-flops pueden conectarse entre sí para realizar funciones de conteo. A esta
combinación de flip-flops se la denomina contador.
El número de flip-flops que se utilizan y la forma en que se conectan determinan el
número de estados (que recibe el nombre de módulo) y también la secuencia
específica de estados por los que pasa el contador durante un ciclo completo.
Dependiendo del modo en que se aplique la señal de reloj, los contadores se
clasifican en dos amplias categorías: asíncronos y síncronos. En los contadores
asíncronos, normalmente denominados contadores de rizado (ripple counters), se
aplica una señal de reloj externa a la entrada de reloj del primer flip-flop y luego a los
siguientes flip-flops se les aplica la señal de reloj mediante la salida del flip-flop
anterior.
En los contadores síncronos, la entrada de reloj se conecta a todos los flip-flops, de
forma que se les aplica la señal de reloj simultáneamente.
Dentro de cada una de estas dos categorías, los contadores se clasifican por el tipo
de secuencia, el número de estados o el número de flip-flops del contador.
El término síncrono se refiere a los eventos que tienen una relación temporal fija entre
sí. Un contador síncrono es aquel en el que todos los flip-flops del contador reciben
en el mismo instante la señal de reloj.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
1.1.2.4 1.5.2.4. Diseño de contadores síncronos
En esta sección veremos cómo pueden aplicarse técnicas de diseño de circuitos
secuenciales específicamente al diseño de contadores.
No todos los circuitos secuenciales tienen variables de entrada y salida como en el
modelo general presentado. Sin embargo, todos tienen variables de excitación y
variables de estado. Los contadores son un caso particular de los circuitos
secuenciales sincronizados. En esta sección, se aplica un procedimiento de diseño
general de los circuitos secuenciales a los contadores síncronos a través de una serie
de pasos.
Paso 1: diagrama de estados
El primer paso en el diseño de un contador consiste en crear un diagrama de estados.
Un diagrama de estados muestra gráficamente la progresión de estados por los que
el contador avanza cuando se aplica una señal de reloj.
Fig. 13 Diagrama de estados de un contador básico en código Gray de 3 bits – Fuente: (Floyd, 2006)
Como ejemplo, en la Fig. 13, se muestra un diagrama de estados de un contador
básico en código Gray de 3 bits. Este circuito particular no tiene ninguna entrada
aparte de la de reloj, y ninguna otra salida más que las que se toman en cada flip-flop
del contador.
Paso 2: tabla del estado siguiente
Una vez que se define el circuito secuencial mediante un diagrama de estados, el
segundo paso consiste en obtener una tabla del estado siguiente, que enumera cada
estado del contador (estado actual) junto con el correspondiente estado siguiente. El
estado siguiente es el estado al que el contador pasa desde su estado actual, al
aplicar un impulso de reloj. La tabla del estado siguiente se obtiene a partir del
diagrama de estados, y se muestra en la Tabla 1 para el contador en código Gray de
3 bits. Q0 es el bit menos significativo.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Tabla 1 Tabla del estado siguiente para el contador en código Gray de 3 bits – Fuente: (Floyd, 2006)
Paso 3: tabla de transiciones de los flip-flops
La Tabla 2 es una tabla de transiciones del flip-flop J-K. Se enumeran todas las
posibles transiciones de salida, mostrando cómo evoluciona la salida Q del flip-flop al
pasar de los estados actuales a los estados siguientes. QN es el estado presente en
el flip-flop (antes de un impulso de reloj) y QN+1 es el estado siguiente (después de
un impulso de reloj).
Tabla 2 Tabla de transiciones para un flip-flop J-K – Fuente: (Floyd, 2006)
Para cada transición de salida, se indican las entradas J y K que dan lugar a la
transición. Las “X” indican condiciones indiferentes (la entrada puede ser un 1 o un
0). Al diseñar el contador, se aplica la tabla de transiciones a cada flip-flop del
contador, la cual está basada en la tabla del estado siguiente Tabla 11. Por ejemplo,
para el estado actual 000, Q0 pasa del estado actual 0 al estado siguiente 1. Para
que esto ocurra, J0 tiene que ser 1 y es indiferente el valor que tome K0 (J0 = 1, K0
= X), como se indica en la tabla de transiciones Tabla 2. A continuación, el estado
actual de Q1 es 0 y permanece en 0 en el estado siguiente. Para esta transición, J1
= 0 y K1 = X. Por último, el estado actual de Q2 es 0 y permanece en 0 en el estado
siguiente. Por tanto, J2 = 0 y K2 = X. Este análisis se repite para cada estado actual
definido en la Tabla 1.
Paso 4: mapas de Karnaugh
Los mapas de Karnaugh se utilizan para determinar la lógica requerida para las
entradas J y K de cada flipflop del contador. Se debe utilizar un mapa de Karnaugh
para la entrada J y otro para la entrada K de cada flip-flop. En este procedimiento de
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
diseño, cada celda del mapa de Karnaugh representa uno de los estados actuales de
la secuencia del contador enumerados en la Tabla 1. A partir de los estados J y K de
la tabla de transiciones Tabla 2 se introduce un 1, un 0 o una X en cada celda de la
tabla correspondiente al estado actual, dependiendo de la transición de la salida Q de
cada flip-flop en particular. Los mapas de Karnaugh completos de los tres flip-flops
del contador se muestran en la Fig. . Las celdas se agrupan tal como se indica,
obteniéndose las expresiones booleanas correspondientes para cada grupo.
Fig. 14 Mapas de Karnaugh para las entradas J y K del estado actual – Fuente: (Floyd, 2006)
Paso 5: expresiones lógicas para las entradas de los flip-flops
A partir de los mapas de Karnaugh de la Fig. 14 se obtienen las siguientes
expresiones para las entradas J y K de cada flip-flop:
Paso 6: implementación del contador
El paso final consiste en implementar la lógica combinacional a partir de las
expresiones de las entradas J y K, y conectar los flip-flops para conseguir un contador
en código Gray de 3 bits, como se muestra en la 15.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Fig. 15 Circuito digital del contador en código de Gray de 3 bits – Fuente: (Floyd, 2006)
Resumen del procedimiento:
A continuación, se expone un resumen de los pasos dados en el diseño de este
contador. En general, estos pasos se pueden aplicar a cualquier circuito secuencial.
1. Especificar la secuencia del contador y dibujar un diagrama de estados.
2. Obtener la tabla del estado siguiente a partir del diagrama de estados.
3. Desarrollar una tabla de transiciones que muestre las entradas del flip-flop
requeridas para cada transición. La tabla de transiciones es siempre la
misma para cada tipo de flip-flop.
4. Transferir los estados J y K de la tabla de transiciones al mapa de Karnaugh.
Utilizar un mapa de Karnaugh para cada entrada de cada flip-flop.
5. Formar los términos productos a partir de los mapas para generar una
expresión lógica, para cada entrada de los flip-flops.
6. Implementar la expresión con lógica combinacional y conectarla a los flip-
flops para crear el contador.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Contadores comerciales
74XX93
74XX161
74XX162
74XX163
74XX190
Fig. 16 Distribución de pines de Contadores comerciales – Fuente: (Floyd, 2006)
Aplicaciones de los contadores
Los contadores digitales son dispositivos muy versátiles y útiles que se pueden
encontrar en muchas aplicaciones. A continuación, se presentan varias aplicaciones
representativas de los contadores.
1. El reloj digital
Con un tren de impulsos a 1 Hz, mediante un contador-divisor por 60, formado
por un divisor por 10 seguido de un un divisor por 6. La cuenta de minutos y de
segundos se genera también mediante contadores-divisores por 60, operación
que se puede ver en detalle en la 17. Estos contadores cuentan desde 0 hasta
59 y luego vuelven al estado 0; en esta implementación particular se utilizan
contadores de décadas síncronos. Observe que la etapa del divisor por 6 está
constituida por un contador de décadas con una secuencia truncada, que se
logra utilizando el estado 6 decodificado para borrar, en modo asíncrono, el
contador. El valor de final de cuenta 59 también se codifica para activar el
siguiente contador de la cadena.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Fig. 17 Diagrama lógico simplificado de un reloj digital de 12 horas – Fuente: (Floyd, 2006)
2. Sistema de control de un aparcamiento de automóvil
Ahora vamos a ver una sencilla aplicación que ilustra cómo puede resolver un
contador ascendente/descendente un problema cotidiano. El problema
consiste en concebir una forma de control de las plazas disponibles en un
aparcamiento de 100 plazas y, en caso de que esté lleno, hacer que se
encienda una luz de aviso y que se baje una barrera a la entrada.
Un sistema que resuelve este problema está constituido por: (1) sensores
optoelectrónicos en la entrada y salida del aparcamiento, (2) un contador
ascendente/descendente y su circuitería asociada y, (3) un circuito de interfaz
que utilice la salida del contador para encender o apagar la luz de COMPLETO,
así como para subir o bajar la barrera de entrada. En la Fig. se presenta un
diagrama general de bloques de este sistema.
Fig. 18 Diagrama de bloques funcional para el control del aparcamiento – Fuente: (Floyd, 2006)
En la Fig. 9 se muestra un diagrama lógico del contador
ascendente/descendente. Está formado por dos contadores de décadas
ascendentes/descendentes 74HC190 conectados en cascada. Su
funcionamiento se describe en los siguientes párrafos. El contador se inicializa
previamente en el estado 0 mediante las entradas de datos en paralelo, las
cuales no se muestran. Cada automóvil que entra en el aparcamiento
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
interrumpe la trayectoria de un haz de luz, activando un sensor que produce
un impulso eléctrico. Este impulso positivo activa el latch S-R con su flanco
anterior. El nivel BAJO en la salida Q̅ del latch hace que el contador entre en
el modo de trabajo ascendente. Además, el impulso producido por el sensor
pasa a través de la puerta NOR y aplica la señal de reloj al contador durante la
transición de nivel BAJO a nivel ALTO de su flanco posterior. Cada vez que
entra un coche en el aparcamiento, el contador avanza una posición (se
incrementa). Cuando han entrado cien automóviles, el contador llega a su
estado final (10010). La salida MAX/MIN se pone a nivel ALTO y activa el
circuito de interfaz (el cual no se detalla), que enciende la luz de COMPLETO
y baja la barrera para evitar que sigan entrando coches.
Fig. 19 Diagrama lógico de un contador ascendente/descendente de módulo 100 para el control del
aparcamiento - Fuente: (Floyd, 2006)
Cuando sale un automóvil, un sensor optoelectrónico produce un impulso positivo,
que pone a cero (RESET) el latch S-R y hace que el contador entre en modo
descendente. El flanco posterior del reloj decrementa en una unidad el número
que marque el contador. Si el aparcamiento está completo y sale un automóvil, la
salida MAX/MIN del contador pasa a nivel BAJO, haciendo que desaparezca la luz
de COMPLETO y subiendo la barrera.
3. Conversión de datos paralelo-serie (multiplexación)
Esencialmente, los bits de datos paralelos en las entradas del multiplexor se
convierten en bits de datos serie que se transmiten por una única línea. Se
denominan datos en paralelo a un grupo de bits que se presentan
simultáneamente sobre varias líneas paralelas. Se denominan datos en serie a un
grupo de bits que se presentan secuencialmente por una única línea.
Normalmente, la conversión paralelo-serie se realiza utilizando un contador que
proporcione una secuencia binaria para las entradas de selección de datos de un
multiplexor/selector de datos, como muestra la Fig. 20. Las salidas Q del contador
de módulo 8 se conectan a las entradas de selección de datos de un multiplexor
de 8 bits.
Tema n.°5: Registros
Vicerrectorado de Docencia
Unidad de Apoyo a la Formación Académica
Fig. 20 Lógica de conversión de datos paralelo-serie - Fuente: (Floyd, 2006)
Recursos complementarios
Simuladores
Logisim_Evolution:
https://github.com/logisim-evolution/logisim-
evolution/releases/download/v3.8.0/logisim-evolution-3.8.0-x86.msi
Antares:
https://github.com/flandreas/antares/releases/download/v1.10.0/Antares-1.10.0.msi
Referencias
Floyd, T. L. (2006). Fundamentos de sistemas digitales. Pearson Educación S.A. -
Prentice Hall.
Mano, M. Morris; Kime, Charles (2005). Fundamentos de diseño lógico y de
computadoras. Pearson Educación S.A. - Prentice Hall.
Tema n.°5: Registros
