LABORATORIO DE CIRCUITOS INTEGRADOS LINEALES Y APLICACIONES
PRACTICA N° 8:
CONVERSORES ANÁLOGO A DIGITAL (ADC) Y DIGITAL A ANÁLOGO (DAC)
Los fenómenos físicos como temperatura, presión, humedad, etc., pueden ser convertidos a voltaje o corriente
gracias a sensores especializados, pero esos voltajes o corrientes son de naturaleza análoga. Para poder
aprovechar las ventajas de la tecnología digital en el procesamiento de la información suministrada por los
sensores, es necesario convertir esa información de tipo análogo en información digital, lo cual es realizado
por los conversores Análogo a Digital (ADC).
Si la información resultante del procesamiento digital debe producir un efecto en el mundo análogo como
cambiar una temperatura u operar un altavoz, por ejemplo, la información digital es convertida en
información análoga por medio de los conversores de Digital a Análogo (DAC).
8.1 OBJETIVOS
Verificar la operación de un Conversor Análogo a Digital y de un Conversor Digital a
Análogo.
- Aprender sobre el funcionamiento de los circuitos de Muestreo y Almacenamiento
(Sample & Hold – S/H) usando el circuito integrado LF398N.
- Aprender sobre el funcionamiento de los conversores Análogo a Digital usando el
Conversor de Análogo a Digital tipo Registro de Aproximación Sucesiva (SAR)
de 8 bits ADC0804.
- Aprender sobre el funcionamiento de los conversores Digital a Análogo usando
el Conversor de Digital a Análogo a tipo Corrientes Direccionadas de 8 bits
DAC0808.
‐ Comprender el fenómeno de Aliasing
8.2 SEGURIDAD PARA LA PRÁCTICA
- Utilizar debidamente los elementos de seguridad eléctrica, EPP y bioseguridad,
gafas o careta, guantes aislantes, bata y tapabocas.
- Utilizar debidamente los equipos.
- Polarizar los circuitos correctamente.
- Tener cuidado con la polaridad de los condensadores electrolíticos.
- No retirar la caperuza de las puntas de las sondas del osciloscopio para introducir
las mismas en las cavidades del protoboard.
8.3 MARCO TEÓRICO
A1- Conversión de Análogo a Digital - Generalidades.
La operación realizada por un ADC es un proceso de dos etapas ilustrado en la Figura 1.
La primera etapa consiste en tomar una instantánea del voltaje de entrada al ADC y
congelarla durante el tiempo que dure la conversión;
Esa función es realizada por el circuito de S/H. La señal de entrada previamente puede ser
filtrada y acondicionada para que tenga niveles de voltaje adecuados para el ADC ya que
estos normalmente hacen la conversión para niveles de voltaje comprendidos entre 0V y
un voltaje de referencia VREF, así, una señal que hace excursiones positivas y negativas es
acondicionada para que su nivel de 0V corresponda con VREF/2 y su valor mínimo no sea
inferior a 0V y su valor máximo no sobrepase VREF. Sin embargo los ADC modernos
pueden procesar voltajes negativos.
La unidad S/H también conocida como T/H (Track and Hold) puede estar integrada con
el Cuantizador o ser un circuito externo como el LF398N mostrado en la Figura 2.
Con el flanco de subida de la señal de reloj, brevemente se cierra el interruptor interno
para cargar el condensador de almacenamiento con el voltaje de la señal de entrada. El
voltaje existente justo antes de abrirse el interruptor, queda almacenado en el
condensador y es colocado a la salida por medio de un seguidor de voltaje. Este voltaje
debe permanecer relativamente estable hasta el siguiente pulso de reloj. La salida de S/H
es una serie de saltos de voltaje que pueden tener cualquier valor entre 0V y VREF. La
señal de entrada es así muestreada y almacenada al ritmo de la señal de reloj o
frecuencia de muestreo.
La segunda etapa del ADC realiza la CUANTIZACIÓN de la señal que entrega S/H; el
Cuantizador asigna a cada nivel de voltaje del S/H el valor de voltaje más cercano a un
conjunto definido y limitado de valores de voltaje y luego lo codifica en un código
binario. El número de este conjunto de valores corresponde con el rango del Cuantizador
y es siempre dado por potencias de 2 (2N, siendo N el número de bits), así un ADC de N
bits tiene 2N niveles que van desde 0X(VREF/28) hasta (2N-1)(VREF/28); por ejemplo, si N
= 8 y VREF = 5V hay 28 = 256 niveles que van desde 0V, nivel este que es codificado
como 00000000, hasta 255(5V/256) = 4.98V, nivel este que es codificado como
11111111.
Los DAC pueden entregar el dato cuantizado en paralelo o en serie.
Por convención N-bits es también usado para definir la RESOLUCIÓN del ADC, la
distancia entre niveles discretos de cuantización; en el ejemplo anterior donde el DAC
es de 8 bits y VREF = 5V, la resolución es de VREF/28 = 5V/256 = 19.53mV; si N = 16,
la RESOLUCIÓN es 5V/216 = 76.29μV, la cual es mayor que la anterior.
Los procesos de cuantización y codificación no son infinitamente exactos y solo dan una
aproximación al valor real de la señal análoga a la entrada del DAC. Entre más alta sea la
resolución del Cuantizador, más cercana será la aproximación al valor real de la señal. El
proceso de conversión siempre introduce errores sistemáticos de cuantización, los cuales
están dentro de la mitad del tamaño de un salto de nivel de cuantización. Estos errores
están distribuidos aleatoriamente de una muestra digitalizada a la otra, y son
considerados como RUIDO DE CUANTIZACIÓN.
A2.- Características de los Conversores Análogo a Digital
Algunas de las características de los ADC son: Resolución - Como el ADC convierte una señal
continua de voltaje en una representación discreta, el esquema de código del ADC puede ser
representado por una escalera, en la cual un rango de valores de entrada corresponde al mismo
escalón. Ese rango Q corresponde al Bit Menos Significativo (LSB) y es el valor más pequeño que
el ADC puede distinguir, es la Resolución del ADC.
Error de Cuantización - Aun en el caso de un ADC ideal, siempre hay un error mínimo de
±½LSB, la diferencia entre el voltaje de entrada y el voltaje correspondiente al código más
cercano, el cual es llamado Error de Cuantización.
Offset – Es una desviación de la escalera en el eje
de entrada de voltaje análogo. El código de salida
cambia con un valor incorrecto de entrada, pero el
offset es igual para todo el rango de operación.
Ganancia - La ganancia en un ADC o
Sensibilidad es la pendiente de su característica
de transferencia estática. Relaciona el valor del
voltaje de salida correspondiente al código a
plena escala (VFS) con la magnitud del voltaje de
referencia usado por el sistema (VREF), G = VFS /
VREF. Por lo general se ajusta esta ganancia a la
unidad, por lo que la salida correspondiente al
código a plena escala queda muy cerca de la
magnitud del voltaje de referencia usado por el
ADC.
Error de Ganancia - Es un cambio en la
pendiente de la escalera. Es un error que se
acumula, lo que produce errores mayores con
códigos más grandes. El error de ganancia puede
ser causado por un voltaje de referencia no
calibrado. El código es escalado con el voltaje de
referencia y diferentes voltajes de referencia
originan diferentes puntos de transición del código
de salida.
Exactitud (Accuracy): Es la diferencia entre el valor correspondiente al código real de
salida y el valor correspondiente al teóricamente esperado para una entrada análoga
específica. En otras palabras, la exactitud determina cuantos bits en el código digital de
salida representan información útil acerca del voltaje análogo de entrada. Pr ejemplo, en
un ADC de 16 bits la exactitud puede ser solo 12 bits debido a diferentes fuentes internas
de error; los 4 bits restantes son ruido aleatorio producido por el ADC.
B1.- Conversión de Digital a Análogo - Generalidades.
Un conversor de señal digital a análogo, DAC, es un dispositivo para convertir señales
digitales con datos binarios en señales de corriente o de voltaje análogos. Los DAC
entregan niveles discretos de voltaje o corriente, similares a la salida de un S/H. Con el
uso de filtros pasa-bajo la salida puede ser suavizada. La mayor parte de los conversores
ADC requieren el uso de conversores DAC dentro del proceso de conversión.
B2.- Características de los Conversores Digital a Análogo
Algunas características de los DAC son:
Resolución – Es el número posible de niveles de salida para los cuales está diseñado el
DAC.
Frecuencia máxima de muestreo – Es una medida de la velocidad máxima a la que el
DAC puede operar correctamente.
Monotonicidad – Es la capacidad de la salida análoga del DAC para moverse solo en la
dirección en que se mueva el código digital de entrada.
THD+N – Es una medida de la distorsión y el ruido introducido por el DAC.
Rango Dinámico – Es la relación entre los valores de señal mayor y menor que el DAC
puede reproducir, expresada en dB.
C.- Aliasing
De acuerdo al teorema de Nyquist, un ADC debe tomar muestras de la señal de entrada al
menos a dos veces la frecuencia de la componente de frecuencia más alta de la señal de
entrada – de otra forma, cuando se reconstruya la señal se tendrá una señal diferente a la
original, fenómeno conocido como Aliasing. En la Figura 4 se ilustra el fenómeno de
aliasing cuando una señal es muestreada a 1.2 veces la frecuencia de entrada al ADC.
Cuando no se cumple el criterio de Nyquist, la frecuencia de la señal Alias es la
diferencia entre la frecuencia de la señal de entrada al ADC y la frecuencia de muestreo.
El aliasing también se puede dar con los
múltiplos de la señal de muestro – Figura
5.
La forma típica de eliminar el aliasing es
usar antes del ADC un filtro pasa-bajo
que no permita que sean procesadas
señales que no cumplan con el criterio de
Nyquist.
D.- Tipos de conversores ADC
Algunas de las arquitecturas más populares
en la actualidad son:
- Conversor Flash o Paralelo.
La Figura 6 muestra un conversor Flash de 3 Bits.
Es el más veloz de todos los conversores individuales; emplea 2N – 1 comparadores. Si
N=3 como en la Figura 6, hay 7 comparadores cuyas salidas son alto o bajo dependiendo
si la entrada VIN es mayor o menor que el voltaje de comparación determinado por las
resistencias en serie y el voltaje de referencia VREF. Un codificador convierte el conjunto
de salidas de los comparadores al código binario. En este conversor los comparadores son
de alta velocidad y usan internamente resistencias de bajo valor para poder cargar
rápidamente las capacitancias internas y así mejorar notablemente la velocidad de
respuesta, con el sacrificio de un alto consumo de potencia. Un DAC Flash de 8 bits
emplea 255 comparadores.
La arquitectura Flash dominó el mercado en los años 80 y comienzos de los 90, pero en
la actualidad, con el objeto de tener bajo consumo de potencia, buena resolución y altas
velocidades de conversión, conversores Flash de pocos bits, y por lo tanto con pocos
comparadores, alimentados con bajo voltaje para disminuir los tiempos de conmutación,
son usados como parte de los conversores tipo Subranging, Pipeline, Folding y Time-
Interleaved.
- Conversores Subranging y Pipeline
Estos conversores tienen la misma arquitectura de diseño. La Figura 7 muestra un
conversor ADC Subranging.
La primera conversión la realiza un ADC Flash de pocos bits – 4 en la figura. El valor
digital es convertido de nuevo en análogo por un DAC y es sustraído del voltaje de
entrada, originando un residuo. El residuo es amplificado y acondicionado para ser
convertido a digital por el segundo ADC Flash. Las salidas de cada ADC son llevadas a
un registro que entrega el dato binario definitivo.
Esta celda básica de conversión puede repetirse varias veces para lograr conversores de
más bits, lo que ha dado origen al nombre Pipeline, arquitectura ésta que es muy usada
por los fabricantes de ADCs. Originalmente el nombre Pipeline era usado para este tipo
de diseño pero usando conversores de un solo bit, o sea, ADCs Flash con un solo
comparador. La Figura 8 muestra un ADC de 12 bits comercial Pipeline de Linear
Technology, capaz de muestrear a una frecuencia de 250MHz. Emplea internamente 5
secciones ADC. Rango de voltajes de conversión hasta 1V; 2.5V de voltaje de
alimentación y disipación de potencia de 740mW. Su precio por unidad es de US$105.
- Conversor Time-Interleaved (Intercalado en el tiempo)
Esta técnica usa múltiples ADCs idénticos para hacer la conversión global a una
frecuencia de muestreo mayor que la frecuencia de muestreo de los conversores
individuales. Cada ADC individual opera secuencialmente (multiplexado) en el tiempo
a una frecuencia de muestreo fs/M, donde M es el número de ADCs empleados. Aunque
la frecuencia de muestreo es igual, debe existir una diferencia de fase de 360º/M entre la
señal de muestreo de cada ADC. El resultado final es como si la señal de entrada se
muestreara a la frecuencia fs. Por ejemplo, si se usan cuatro ADCs de 10 bits,
muestreados a 100MHz, en principio se logra un ADC de 10 bit muestreado a 400 MHz.
La Figura 9 ilustra la técnica de Time-Interleaved. Son los ADC más veloces.
La Figura 10 muestra un ADC comercial Time-Interleaved de Texas Instruments, de
12bits, capaz de muestrear a una frecuencia de 3.6GHz. Rango de voltajes de conversión
hasta 1V; 1.9V de voltaje de alimentación y disipación de potencia de 4.4W. Su precio por
unidad es de US$2600.
- Conversor Folding
Este conversor es similar al Subranging. Se hace una conversión gruesa y el
resultado de esta conversión es restado de la señal de entrada para lograr un residuo al
cual se le hace una conversión fina. A diferencia del Subranging endonde el voltaje
análogo que se resta es conseguido por medio de un ADC y un DAC, en el conversor
Folding el voltaje análogo que se resta es logrado por procedimientos totalmente
análogos.
La Figura 11 muestra un ADC Folding de 5 bits. El ADC grueso usa 3 comparadores y
el ADC fino usa 7 comparadores, para un total de 10 comparadores. Hay cuatro foldings
(doblados) en el Preprocesador Análogo. Si el voltaje de entrada Vin tuviera el nivel
indicado por la línea roja, el conversor grueso entregaría el binario 10, y el conversor
fino entregaría el binario 101, para una salida total 10101. Si se hiciera con un solo
ADC Flash se requerirían 25-1 = 31 comparadores.
Otras técnicas de pre procesamiento análogo llamadas de Interpolación (Interpolating),
permiten disminuir el número de foldings y lograr conversiones más veloces. Estos
conversores son llamados Folding – Interpolating. En la Figura 12 se presenta un ADC
Folding – Interpolating ADC10D1500 de 10 bits de Texas Instruments, capaz de
procesar dos entradas con frecuencia de muestreo de 1.5GHz. Rango de voltajes de
conversión hasta 1V; 1.9V de voltaje de alimentación y disipación de potencia de 3.6W.
Su precio por unidad es de US$2000.
- Conversor Delta – Sigma
El conversor es uno de los ADCs que más desarrollo e investigación ha tenido en los
últimos años. La figura 13 muestra un diagrama de bloques de este ADC.
El modulador es responsable de cuantizar la señal análoga de entrada, el ADC interno
opera con una frecuencia de muestreo que es muchas veces (usualmente mayor de 64) la
requerida según Nyquist, procedimiento que llamado sobre muestreo, el cual causa una
disminución del ruido de cuantización en la zona de baja frecuencia.
Si se procesa una onda seno, la relación entre el valor RMS de esa señal y el valor RMS
de la suma de todas las componentes de ruido que resultan de la cuantización, se obtiene
la relación Señal a Ruido (SNR). Para un ADC de N bits SNR = [6.02N + 1.76] dB, lo
cual indica que se mejora SNR si se aumenta el número de bits. Si se hace sobre
muestreo la amplitud del ruido disminuye, aunque SNR sigue igual porque la energía
del ruido se reparte en una banda de frecuencia más elevada.
El modulador es mostrado en la Figura
Hace la cuantización con un ADC de 1bit; incluye un circuito integrador que al
estar dentro de un circuito retroalimentado, es un filtro pasa bajo para la señal análoga y
un filtro pasa alto para el ruido de cuantización.
El ruido de cuantización es empujado (shaping) hacia la zona de alta frecuencia para
posteriormente ser retirado de esa zona por el filtro digital, así la energía del ruido queda
notablemente disminuida – Figura
Como no se requiere una frecuencia de datos tan elevada para recuperar la señal
análoga, sino una más baja que cumpla con Nyquist, los pulsos de salida del filtro digital
son diezmados. La notable mejora de SNR que se logra permite tener ADCs con muy
buena resolución. El tren de pulsos a la salida del modulador aumenta el número de
estados lógicos “1” cuando la señal análoga de entrada aumenta en amplitud, y aumenta el
número de estados lógicos “0” cuando la señal análoga de entrada disminuye de amplitud;
este resultado es posible porque el circuito en conjunto busca que la salida del integrador
se mantenga cerca de 0V o del voltaje de comparación que use el comparador.
Es posible adicionar más etapas Restador – Integrador después de la primera etapa para
lograr mejorar más SNR; el número de etapas que se usan da origen al número de orden
del ADC.
Los ADC no requieren filtros antialiasing muy elaborados y en muchos casos, si la
señal análoga es de frecuencia muy baja en comparación con la de muestreo, no se
utilizan.
En la Figura 16 se muestra un ADC ADS1263 de 32 bits de Texas Instruments,
capaz de procesar con frecuencia de muestreo de 38.4kHz. Rango de voltajes de
conversión hasta 1V; 5V de voltaje de alimentación y disipación de potencia de 25mW.
Su precio por unidad es de US$25.
- Conversor Registro de Aproximación Sucesiva – SAR
Este tipo de conversor es una de las arquitecturas ADC más utilizadas desde los años
70 para operación con velocidad baja y media, 1 a 8 canales de entrada y salida de 8
a 16 bits; generalmente conforman el ADC en el interior de los microcontroladores.
La Figura 17 muestra el diagrama de bloques de un ADC SAR. La Aproximación Sucesiva
está basada en un algoritmo de búsqueda binaria. La señal análoga debe estar entre 0V y
un voltaje de referencia VREF que puede ser interno o externo.
El proceso de conversión de un ADC SAR inicia cuando el S/H muestrea la entrada
análoga y mantiene el valor capturado durante todo el tiempo que dure la conversión que
son N ciclos de reloj, donde N es el número de bits del conversor. En la Figura 18 se
ilustra la operación de un ADC SAR de 4 bits. El Registro siempre inicia con una salida
digital que coloca en “1” al bit más significativo y los demás quedan en “0”, lo que
equivale a una salida del DAC de VREF/2; la diferencia entre el valor el voltaje que
entrega S/H y la salida del DAC es comparada; si la diferencia es menor que 0V indicando
que el voltaje de entrada es menor que el voltaje correspondiente a la cuantización, la
salida del comparador es “0” y el control lógico del SAR deja el bit más significativo
permanentemente en “0”, de lo contrario en “1”. Con el siguiente pulso de reloj el
siguiente bit es colocado en “1” y se efectúa otra comparación; si el resultado es menor
que “0” ese bit es dejado permanentemente en “0”, de lo contrario en “1”.
El proceso continúa hasta que se termine el número de ciclos; el valor del Registro al final
del último ciclo es el resultado de la cuantización. La figura 19 muestra el conversor ADC
SAR comercial ADC0804N de 8 bits de Texas Instruments, capaz de efectuar 9000
conversiones por segundo. Rango de voltajes de conversión hasta 5V; 5V de voltaje de
alimentación y disipación de potencia de 10mW. Su precio por unidad es de US$2.50.
Los avances en la fabricación de circuitos integrados permiten disponer de resistencias y
condensadores monolíticos, que aunque tienen aún poca exactitud en sus valores
absolutos, su relación si es muy exacta. Esto ha sido aprovechado para desarrollar
numerosas soluciones usando resistencias y condensadores conmutados.
El uso de los condensadores tiene la ventaja de disminuir notablemente el consumo de
potencia. Entre los sistemas ADC que emplean estas técnicas está el SAR por
redistribución de cargas, también conocido como SC SAR (Switched Capacitor SAR)
mostrado en la Figura 20 para 4 bits.
Este SAR emplea condensadores ponderados en binario (C, 2C, 4C y 8C). Aquí Vi es
positivo y comprendido entre 0V y VR – el voltaje de referencia. Inicialmente se
muestrea Vi, todos los condensadores son conectados a Vi y su nodo común es
conectado a tierra.
La segunda operación – Figura 21 – abre el interruptor de Vi, abre el interruptor
conectado al nodo común, la entrada – del comparador y conecta C4 a VR, lo cual hace
que todos los voltajes en los condensadores se incrementen en VR/2. Si Vi es mayor que
VR, Vx es negativo y la salida del comparador es “1”; el bit más significativo se deja en
“1” y C4 se deja conectado a VR, de lo contrario el bit se deja en “0” y C4 se conecta de
nuevo a tierra. La siguiente operación – Figura 22 – desconecta C3 de tierra y lo conecta
a VR; esto incrementa todos los voltajes en [3/4]VR. De nuevo si Vi es mayor que
[3/4]VR, Vx es negativo, la salida del comparador es “1”, el segundo bit más
significativo se deja en “1” y C3 se deja conectado a VR, de lo contrario el bit se deja en
“0” y C3 se conecta de nuevo a tierra. El proceso continúa hasta que se completa la
conversión.
En la Figura 23 se muestra un ADC CS SAR comercial AD7641 de Analog Devices de 18
bits, capaz de muestrear a una frecuencia de 2MHZ. Rango de voltajes de conversión hasta
2.5V; 2.5V de voltaje de alimentación y disipación de potencia de 75mW. Su precio por
unidad es de US$48.
Conversor de Doble Pendiente
Es uno de los conversores ADC más utilizados, particularmente en el campo de la
instrumentación; la mayor parte de los multímetros digitales, por ejemplo, hace uso de esta
tecnología con salida de 3½ dígitos. La Figura 24 ilustra este conversor.
El proceso de conversión tiene tres etapas. En la primera etapa, no mostrada en la figura,
la entrada se coloca a 0V, y la salida de los circuitos análogos se almacena en un
condensador para luego ser colocada a la entrada del integrador como si fuera un voltaje
offset a fin de asegurar que con entrada real de 0V, la salida digital sea cero.
En la segunda etapa de conversión, llamada Integración - I, el voltaje análogo de entada
Vin es integrado durante un tiempo fijo igual a N períodos de reloj (tI = NTReloj). Según si el
voltaje análogo es positivo o negativo, a la salida del integrador habrá una rampa
ascendente o descendente.
En la última etapa de conversión, llamada De-Integración - DI, el voltaje de referencia VREF es
integrado colocándolo con una polaridad tal que produzca a la salida del integrador una
rampa que vaya hacia cero voltios. El contador cuenta el número M de períodos de reloj
(tDI = MTReloj) hasta llegar a esa condición. Como la variación total de voltaje en el
condensador es igual y producida por corrientes constantes, ΔVc = (Vin/R)tI =
(Vin/R)NTReloj; ΔVc= (VREF/R)tDI= (VREF/R)MTReloj, luego Vin = (N/M)VREF.
En la Figura 25 se muestra un conversor ADC comercial de doble pendiente TC7106 de
Microchip con su circuito típico de aplicación, capacidad de cuenta 2000, ±200mV de
voltaje de entrada, 9V de voltaje de alimentación, 2 conversiones por segundo, precio
US$5.
E.- Tipos de Conversores DAC
Algunas de las topologías
son usadas exclusivamente
dentro de conversores ADC,
otras son usadas en DACs
comerciales; algunas de las
arquitecturas DAC son:
‐ Divisor Kelvin
Data de mediados del siglo
IXX, se le atribuye a Lord
Kelvin, produce una salida
de voltaje con impedancia
de salida que depende del
punto seleccionado; es lineal
si todas las resistencias son
iguales, pero puede hacerse
no lineal de acuerdo a las
necesidades. Es usado
actualmente en
Potenciómetros Digitales.
‐ Convertidor de Resistencias Ponderadas en binario
La técnica de utilizar resistencias
ponderadas en binario es uno de los
métodos más antiguos y simples de
convertir dígitos binarios o bits en
una señal análoga. En la Figura 27
se muestra el circuito básico de un
convertidor DAC de 4 bits, el cual
consta de un sumador con
amplificador operacional, un
registro de almacenamiento y un
juego de interruptores. El
amplificador sumador posee tantas
entradas como bits tiene la palabra
binaria que se quiere convertir (4, en
este caso). El registro memoriza la
señal digital de entrada y sus salidas
comandan la apertura y cierre de los
interruptores. Un “0” aplicado a la
entrada de control de cada
interruptor lo abre y un “1” lo
cierra.
Los valores de las resistencias de entrada y salida se seleccionan cuidadosamente para
generar una progresión binaria (16, 8, 4, 2, 1). Aunque este tipo de DAC es muy sencillo,
no es práctico cuando se usan palabras binarias de más de 4 bits, ya que la cantidad de
resistencias requeridas para obtener la progresión binaria crece y se requieren resistencias
de buena exactitud.
‐
‐ String DAC
Similar al Kelvin, la el voltaje análogo se obtiene por división de voltaje de un voltaje de
referencia VREF. En la Figura 28 se muestra un conversor de tres bits. La selección del
voltaje la efectúan tres interruptores. El bit más significativo escoge la sección superior si
su valor es “1” o la sección inferior si su valor es “0”. Los interruptores restantes hacen
de manera similar la selección dependiendo del valor digital de entrada. Para el código
binario de entrada en la figura – 101 – la salida es 5/8·VREF. El seguidor de voltaje aísla
las resistencias del circuito externo a la salida.
- R-2R MDAC
También conocido como DAC R-2R de corriente. Esta configuración de convertidor
emplea una red de resistencias en escalera (ladder) R-2R como se ve en la Figura 29; el
diseño permite obtener una corriente de salida que llega a la tierra virtual del
amplificador externo. La corriente que sale de VREF es siempre VREF/R y la corriente de
salida producida por un “1” de cada bit es (VREF/R)/2N, donde N es la posición del bit a
partir del bit más significativo – MSB. Expresado en otra forma, la corriente de salida es
un múltiplo de la corriente más pequeña determinada por el bit menos significativo –
LSB, de donde se origina la M (múltiplo)en el nombre del DAC. La resistencia RFB en
el amplificador convierte la corriente en el voltaje necesario.
En la Figura 30 se muestra un R-2R MDAC, LTC2756 de 18 bits de Linear
Technology; recibe los datos digitales en forma serial. Opera con voltajes desde 2.7V a
5V. Consumo de potencia 5uW. Precio US$38.
- DAC R-2R Reverso (Back)
La arquitectura de este DAC es similar al del anterior, pero está configurado para
entregar voltaje a la salida.
La Figura 31 corresponde a este tipo de diseño. El bit más significativo produce un
voltaje (VREF-H – VREF-L)/2, el bit siguiente produce (VREF-H – VREF-L)/4, y así
sucesivamente.
En la Figura 32 se ilustra uno de estos
DACs, el DAC7434 de Texas Instruments,
tiene en su interior 4 conversores de 16
bits, recibe los datos digitales en forma
serial. Opera con voltajes de 5V a 10V.
Consumo de potencia 0.2W. Precio
US$54.
‐ Conversor de Corrientes Direccionadas (Current Steering DAC)
Este tipo de DAC usa fuentes de corrientes conmutadas para suministrar a la salida una
corriente total que es la suma de las corrientes individuales direccionadas a la salida de
acuerdo al bit asociado con cada fuente de corriente. En la Figura 33 se muestra el circuito
básico de este tipo de DACs.
La Figura 34 muestra el diagrama eléctrico de un DAC0808 de 8 bits con Fuentes de
Corriente Direccionadas de National Semiconductors. Opera con voltajes desde ± 5V
hasta ± 15V y corriente de referencia hasta 5mA. Precio US$4.
‐ Conversor de Condensadores Conmutados (Switched Capacitor DAC)
Este tipo de DAC usa condensadores ponderados en binario. En la Figura 35 se ilustra un
conversor DAC de 4 bits. El proceso de conversión tiene dos fases; en la primera todos
los conmutadores son conectados a tierra y los condensadores son descargados. En la
segunda fase solo los condensadores correspondientes a un bit de entrada “1” son
conectados a VREF; de esta formatodos los condensadores con bit “1” quedan en paralelo
con un extremo en VREF y el otro extremo a la unión de todos los condensadores con bit
“0” que también quedan en paralelo, con su otro extremo a tierra. Se forma así un divisor
de voltaje capacitivo. El voltaje de salida, en forma general es Vo = (CEq/CT)VREF, donde
CEQ es la suma de todos los condensadores con bit “1” y CT es la suma de todos los
condensadores. Por ejemplo, en la Figura 35, si el número binario de entrada es 1100, CEq
es C + C/2 = 3/2 ·C y CT = 2C; Vo = 3/4·VREF.
‐ Conversor Delta – Sigma
El DAC Delta –Sigma opera en forma similar al ADC Delta – Sigma, pero todo su
diseño es mayormente digital. En la Figura 36 se muestra el diagrama en bloques de un
DAC de 1 bit.
El Filtro de Interpolación Digital recibe los datos a baja velocidad e inserta ceros a alta
velocidad, luego aplica un algoritmo de Filtro Digital para entregar datos a alta
velocidad; El Modulador actúa como un filtro pasa bajo para la señal y como un
filtro pasa alto para el ruido de cuantización; convierte los datos resultantes en un tren
bits de alta velocidad. El DAC de un bit conmuta entre dos voltajes de referencia de la
misma magnitud positivo y negativo. La Figura 37 ilustra un DAC TLV320DAC26
de Texas Instruments. Incluye driver para altavoz de 325mW 8Ω. Voltaje de operación
3.3V, consumo de potencia 11mW. Precio US$2.
8.4 PROCEDIMIENTO PARA LA PRÁCTICA
Para facilitar las mediciones con el osciloscopio usar la función RUN/STOP y los
cursores.
a) Montar en el protoboard el circuito de la Figura 38.
b) Medir los valores de los voltajes de alimentación.
c) Sin señal aplicada a la entrada, ajustar el potenciómetro POT 1 para que la salida del
amplificador operacional U1 sea la mitad del valor de la fuente de voltaje VA (5V
nominal). Este procedimiento hace que la señal alterna de entrada sea presentada
(invertida) al circuito S/H haciendo excursiones alrededor de VA/2.
d) Observar la salida del Timer 555 – terminal 3, con la sonda del osciloscopio CH1, y
el colector de Q1 con la sonda del osciloscopio CH2. El nivel alto de la señal del 555
controla el tiempo de muestreo de S/H, medir este tiempo (~25 µs) y la frecuencia de
la señal de muestreo fs (~350 Hz). La señal en el colector de Q1 está invertida con
respecto a la salida del 555, pero por el efecto de C13 de 82pF tiene un retardo. Esta
̅ R̅ ; su descenso a cero y luego su subida es
señal es aplicada al terminal W
interpretado por el ADC como la orden para que inicie el proceso de conversión. El
retardo hace que la orden de conversión ocurra después de finalizar el tiempo de
muestreo.
.
e) Colocar la sonda del osciloscopio CH1 en el terminal 19 del ADC (unión con R7),
observar la señal de reloj del ADC y medir su frecuencia (~380kHz). El ADC tiene su
terminal 1 – Chip Select - conectado a tierra para permitir su funcionamiento;
también el terminal 2 – Read – está a tierra para que los resultados de las
conversiones sean colocados en los terminales de salida; el terminal 9 – VREF/2 – no
está conectado para que el DAC use el
voltaje VCC (VA) como voltaje de referencia.
f) Aplicar en la Entrada Análoga una señal triangular de 1Hz con amplitud pico a pico
de VA. Observar la señal a la entrada de S/H con CH1 y en la Salida Análoga con
CH2. Como la señal de entrada está sobre muestreada, la señal a la salida es muy
parecida a la de entrada al S/H. La corriente de referencia del DAC es determinada
por VA y R10. El voltaje de salida es determinado por la corriente de salida del
DAC y R12.
g) Aumentar la frecuencia de la señal de entrada a 0.1fs. Como ahora la frecuencia de
muestreo es solo 10 veces la frecuencia de la señal de entrada, la salida ya no es una
réplica de la entrada. El perfil de la señal de salida está suavizado por la acción de
filtro pasa bajo que produce el condensador C12 de 100pF en la retroalimentación
del amplificador operacional a la salida U6.
h) Retirar brevemente el condensador C12 y observar la señal de salida, la cual tendrá
transiciones más bruscas. Colocar la sonda CH1 a la salida de S/H – observar que
hay pequeñas diferencias entre los niveles de S/H y la señal recuperada a la salida.
Los niveles de la salida de S/H pueden tener cualquier valor, pero los de la salida
son valores cuantizados que solo pueden tener valores específicos. Colocar de nuevo
el condensador C12.
i) Aumentar la frecuencia de la señal de entrada a 0.8fs. Como ahora no se cumple con
Nyquist, se hace evidente el fenómeno de aliasing; medir las frecuencias a la entrada
de S/H y a la salida.
j) Aumentar la frecuencia de entrada a 1.8fs. Se deberá tener un “Alias” pues no se está
cumpliendo con Nyquist, pero ahora el fenómeno resulta de la interacción de la señal
de entrada con 2fs. Observar la señal a la salida y medir la frecuencia.
k) Disminuir la frecuencia de la señal de entrada a 0.1Hz. Colocar la sonda de CH2 al
terminal 11 del ADC, el bit más significativo – MSB - y determinar el nivel de
voltaje en CH1 al cual se dan los cambios de voltaje en ese terminal. Deberá
corresponder a aproximadamente VA/2.
l) Colocar la sonda de CH2 al terminal 12 del ADC, determinar la diferencia de voltaje
en CH1 al cual se dan dos cambios consecutivos de voltaje en ese terminal. Deberá
corresponder a aproximadamente VA/4.
m) Colocar la sonda de CH2 al terminal 13 del ADC, determinar la diferencia de
voltaje en CH1 al cual se dan dos cambios consecutivos de voltaje en ese terminal.
Deberá corresponder a aproximadamente VA/8.
n) Colocar la sonda de CH2 al terminal 18 del ADC – el bit menos significativo;
disminuir el voltaje de la señal de entrada a 80mVpp; retirar el potenciómetro P1 –
esto elimina el desplazamiento de 2.5V que produce el circuito del POT1;
determinar la diferencia de voltaje en CH1 al cual se dan dos cambios consecutivos
de voltaje en el terminal 18, ya sea tomándolos en el flanco de bajada o en el flanco de
subida. La señal visualizada
de CH1 tendrá ruido, pero la diferencia de voltaje deberá corresponder a
aproximadamente VA/256. Colocar de nuevo POT1.
o) Teniendo en cuenta la teoría de S/H, ADCs y DACs, hacer los comentarios
correspondientes en los distintos puntos del procedimiento de esta práctica.
Comentar y concluir según los datos obtenidos. Verificar experimentalmente los resultados,
comparar, comentar y concluir según los datos obtenidos, e incorporarlo en el informe. Según la
siguiente estructura propuesta:
1 Portada, índice
2 Introducción ‐ Objetivos
3 Marco teórico (Breve)
4 Cálculos y Diseños
5 Verificación: Simulaciones,
a. Gráficas, imágenes, etc...
b. Tablas de datos, etc...
6 Equipos usados en la práctica: fotos de los equipos y descripción
7 Listado de los materiales usados (BOM)
8 Procedimiento: descripción, imágenes o fotos de los montajes (Protoboard)
9 Toma de datos de la practica:
a. Gráficas, Imágenes, Videos, etc...
b. Tablas de datos: mediciones, procesamiento de datos, etc...
10 Comparación y Análisis de Resultados y conclusiones (cálculos ‐ simulaciones ‐ Prácticos)
11 Bibliografía
8.5 BIBLIOGRAFÍA
- Ahmed Imran - Pipelined ADC Design and Enhancement Techniques – Cap. 2
- Analog to Digital Converter Design Guide – Microchip
- Anand Kumar – Fundamentals of Digital Circuits – Cap. 17
- Bonnie Baker – Texas Instruments – How the delta-sigma ADCs work
- Bonnie Baker – Texas Instruments - A DAC for all precision occasions
‐ Chris Pearson – Texas Instruments – High Speed, Digital to Analog Converters Basics
‐ Don Tuite – Electronic Design - Relate ADC Topologies and Performance to Applications
‐ Gabriele Manganaro – Interleaving ADCs: Unraveling the Mysteries
‐ Franco Maloberti – Data Converters – Cap. 6
‐ From Analog to Digital – Nutag DSP – www.nutag.com
‐ Mixed Signals and DSP Design Techniques – Analog Devices
‐ Phillip E. Allen - High Speed Nyquist ADCS – CMOS Analog Circuit Design
‐ SLAA013 – Understanding Data Converters – Texas Instruments
‐ Tutorial 810 – Understanding Flash ADCs – Maxim Integrated
‐ Tutorial 1870 – Demystifying Delta-Sigma ADCs – Maxim Integrated
‐ Tutorial MT-017 - Oversampling Interpolating DACs – Analog Devices
‐ Walt Kester - Which ADC Architecture Is Right for Your Application? – Analog Devices
