INSTITUTO TECNOLGICO DE TIJUANA
INGENIERA EN SISTEMAS COMPUTACIONALES
Enero Junio 2012
Subdireccin Acadmica
Departamento de sistemas Computacionales Alumnos
MartnezHernndez Javier
Nombre de maestro(a):
Arenas Campis Christian Alonso
Tema de Trabajo: VRC, LRC, CRC Fecha de entrega: jueves 09 de febrero de 2012
Martinez Hernandez Javier 2012
ndice
Subdireccin Acadmica ..................................................................................................... 1 Introduccin ................................................................................................................................. 2 Verificacin paridad ....................................................................................................................... 4 Verificacion de redundancia longitudinal ........................................................................................ 6 Verificacin de redundancia cclica ............................................................................................. 8 Aplicaciones................................................................................................................................. 9 Concluciones ................................................................................................................................ 10 Bibliografias ................................................................................................................................. 11
2|P gin a
Martinez Hernandez Javier 2012
Introduccin
En esta investigacin se hablara de importancia de la codificacin binaria. Es de gran utilidad prctica en dispositivos electrnicos como ordenadores, donde la informacin se puede codificar basndose en la presencia o no de una seal elctrica. A pesar de esto se puede alterar esta seal elctrica como distorciones y/o ruidos sobre todo cuando se transportan datos agrandes distancias. Por este motivo existen algunas mtodos de verificacin de errores como el VRC, LRC, CRC.
3|P gin a
Martinez Hernandez Javier 2012
Verificacin paridad
La verificacin de paridad (a veces denominada VRC o verificacin de redundancia vertical) es uno de los mecanismos de verificacin ms simples. Consiste en agregar un bit adicional (denominado bit de paridad) a un cierto nmero de bits de datos denominado palabra cdigo (generalmente 7 bits, de manera que se forme un byte cuando se combina con el bit de paridad) cuyo valor (0 o 1) es tal que el nmero total de bits 1 es par. Para ser ms claro, 1 si el nmero de bits en la palabra cdigo es impar, 0en caso contrario. Tomemos el siguiente ejemplo:
En este ejemplo, el nmero de bits de datos 1 es par, por lo tanto, el bit de paridad se determina en 0. Por el contrario, en el ejemplo que sigue, los bits de datos son impares, por lo que el bit de paridad se convierte en 1:
Supongamos que despus de haber realizado la transmisin, el bit con menos peso del byte anterior (aquel que se encuentra ms a la derecha) ha sido vctima de una interferencia:
El bit de paridad, en este caso, ya no corresponde al byte de paridad: se ha detectado un error. Sin embargo, si dos bits (o un nmero par de bits) cambian simultneamente mientras se est enviando la seal, no se habra detectado ningn error.
Ya que el sistema de control de paridad puede detectar un nmero impar de errores, puede detectar solamente el 50% de todos los errores. Este mecanismo de deteccin de errores tambin tiene la gran desventaja de ser incapaz de corregir los errores que encuentra (la nica forma de arreglarlo es solicitar que el byte errneo sea retransmitido).
4|P gin a
Martinez Hernandez Javier 2012
Ventajas Principal Ventaja Es la simplicidad de su uso Desventajas La mas grande desventaja es que si recibe un numero par de bits errneamente este no lo
detectara. La paridad en un largo tiempo detectara solo el 50% de los errores
5|P gin a
Martinez Hernandez Javier 2012
Verificacion de redundancia longitudinal
En la verificacin de redundancia longitudinal (LRC), los bloques de bits se organizan en forma de tabla (filas y columnas). Por ejemplo, en lugar de enviar un bloque de 32 bits, se organizan en una tabla de cuatro filas y ocho columnas, como se muestra en la figura 4.47.
A continuacin se calcula un bit de paridad para cada columna y se crea una nueva fila de ocho bits, que son los bits de paridad de todo el bloque. Observe que el primer bit de paridad de la quinta fila se calcula basndose en todos los primeros bits. El segundo bit de paridad se calcula basndose en los segundos bits, etc. A continuacin se aaden los ocho bits de paridad a los datos originales y se envan al receptor. Ejemplo 4.10 Suponga que se enva el siguiente bloque:
Sin embargo, hay una rfaga de ruido de longitud ocho y algunos bits se corrompen (en itlica).
Cuando el receptor comprueba el LRC, algunos de los bits no siguen la regla de paridad par y se descarta todo el bloque (los bits de LRC que no coinciden se muestran en negrita).
6|P gin a
Martinez Hernandez Javier 2012
Ventajas
La LRC incrementa la probabilidad de detectar errores de rfaga Un error de rfaga de ms de n bits tiene tambin grandes posibilidades de ser detectado
por la LRC
Desventajas
hay un patrn de errores que sigue sin ser detectado Si se daan dos bits de una unidad de datos y se daan otros dos bits de otra unidad de
datos que estn exactamente en la misma posicin, el comprobador de LRC no detectar un error
7|P gin a
Martinez Hernandez Javier 2012
Verificacin de redundancia cclica
La verificacin de redundancia cclica (abreviado, CRC ) es un mtodo de control de integridad de datos de fcil implementacin. Es el principal mtodo de deteccin de errores utilizado en las telecomunicaciones. La verificacin de redundancia cclica consiste en la proteccin de los datos en bloques, denominados tramas. A cada trama se le asigna un segmento de datos denominado cdigo de control (al que se denomina a veces FCS, secuencia de verificacin de trama, en el caso de una secuencia de 32 bits, y que en ocasiones se identifica errneamente como CRC). El cdigo CRC contiene datos redundantes con la trama, de manera que los errores no slo se pueden detectar sino que adems se pueden solucionar.
El concepto de CRC consiste en tratar a las secuencias binarias como polinomios binarios, denotando polinomios cuyos coeficientes se correspondan con la secuencia binaria. Por ejemplo, la secuencia binaria 0110101001 se puede representar como un polinomio, como se muestra a continuacin:
De esta manera, la secuencia de bits con menos peso (aquella que se encuentra ms a la derecha) representa el grado 0 del polinomio (X0 = 1), (X0 = 1), (X 0 = 1), el 4 bit de la derecha representa el grado 3 del polinomio (X3), y as sucesivamente. Luego, una secuencia de n- bits forma un polinomio de grado mximo n-1. Todas las expresiones de polinomios se manipulan posteriormente utilizando un mdulo 2. En este proceso de deteccin de errores, un polinomio predeterminado (denominado polinomio generadory abreviado G(X)) es conocido tanto por el remitente como por el destinatario. El remitente, para comenzar el mecanismo de deteccin de errores, ejecuta un algoritmo en los bits de la trama, de forma que se genere un CRC, y luego transmite estos dos elementos al destinatario. El destinatario realiza el mismo clculo a fin de verificar la validez del CRC. 8|P gin a
Martinez Hernandez Javier 2012
Aplicaciones
Digamos que M es el mensaje que corresponde a los bits de la trama que se enviar, y que M(X) es el polinomio relacionado. Supongamos que M' es el mensaje transmitido, por ejemplo, el mensaje inicial al que se concatena un CRC de n bits. El CRC es el siguiente: M'(X)/G(X)=0. Por lo tanto, el cdigo CRC es igual al remanente de la divisin polinomial de M(X) (X) (al que se le ha anexado los n bits nulos que corresponden a la longitud del CRC) entre G(X). Por ejemplo: tomemos el mensaje M con los siguientes 16 bits: 1011 0001 0010 1010 (denominado B1 en hexadecimal). Tomemos G(X) = X3 + 1 (representado en el sistema binario por 1001). Siendo que G(X) tiene un grado 3, el resultado es aadirle a M 4 bits nulos: 10110001001010100000. El CRC es igual al remanente de M dividido por G : Para crear M' se debe concatenar el CRC resultante con los bits de la trama que se va a transmitir: M' = 1011000100101010 + 0011 M' = 10110001001010100011 Por lo tanto, si el destinatario del mensaje divide M' por G, obtendr un remanente de cero si la transmisin ocurri sin errores.
9|P gin a
Martinez Hernandez Javier 2012
Concluciones
Se llega a la conclucion de que en la transmicion de datos no importa que mtodo se use siempre habr una perdida de informacin es por esto que se crean los mtodos de verificacin de errores para disminuir esta perdida de datos. Esto no quiere decir que no vamos a perder informacin pero el porcentaje de perdida se disminuye en gran medida.
10 | P g i n a
Martinez Hernandez Javier 2012
Bibliografias
[Link] [Link] on+de+redundancia+vertical&hl=es419&gl=mx&pid=bl&srcid=ADGEESheqBHrr7RdwFY9K8_zjfEwH119c1na85BzKtTfW1Xlt0wn7DJZmX _jAgtasbIQBV_ilKr_c4ICl0W9uZw6PqvDeUbEkCLVQntFN44g2IcGHKnSUmN6T1VPysHzAX6jgEzCh23&sig=AHIEtbQayFooYQo3xY5vd3kIO9a0LZcFgg [Link] [Link] 03/scdii_enlace_1.ppt+verificacion+de+redundancia+vertical&hl=es419&gl=mx&pid=bl&srcid=ADGEESg5DmZpkPESo1hRbrdtEU2MiP_IHDbLs9jo8tNh8Bh0vTyAUUNEn9n0BtAMoVx2xH0PmSZccIW2w4hL27rDDZLCauiGGPR1eA2cXowvJW1H9smqiNHinAipgPCy7mnwIREJ7b&s ig=AHIEtbTEREUCB0Z8A53lWAMN142hskBXuQ
11 | P g i n a
