INSTITUTO TECNOLOGICO
SUPERIOR DE CIUDAD
CONSTITUCION
ESTUDIANTE:
PAULO JACIEL MARTINEZ MENDOZA
GRUPO: 5sm
MATERIA:
Sistemas Operativos 1
TEMA: 3
CARRERA: INGENIERÍA EN SISTEMAS COMPUTACIONALES
GRUPO: 3SM
FECHA: 8/ OCTUBRE /23
FECHA: 18 / 11 /2024
Instrucciones: Conteste correctamente lo que se le pide. (Valor 45%)
1. Cuando aparecen múltiples interrupciones de diferentes dispositivos
aproximadamente al mismo tiempo, puede utilizarse un esquema de
prioridades para determinar el orden en que se debe dar servicio a las
distintas interrupciones. Analice las cuestiones que habrá que tomar en
consideración a la hora de asignar prioridades a las diferentes
interrupciones. (Valor 10%)
1. Urgencia de la tarea: Dar prioridad a interrupciones críticas es
esencial para la seguridad y estabilidad del sistema.
2. Frecuencias de las interrupciones: Priorizar adecuadamente las
interrupciones frecuentes es importante para evitar sobrecargar el
sistema, y resaltas el equilibrio necesario para que no monopolice los
recursos.
3. Duración del servicio: Las interrupciones que requieren un tiempo de
procesamiento más largo pueden asignarse a una prioridad más baja
para que no retrasen el servicio de interrupciones más rápidas, lo cual
optimiza el rendimiento.
4. Dependencia de otros dispositivos: Reconocer que algunos
dispositivos dependen de otros permite asignar prioridades en función
de las interacciones entre dispositivos.
5. Impacto en el usuario final: Dar prioridad a interrupciones que afectan
la experiencia del usuario, como las de dispositivos de entrada,
garantiza una respuesta fluida y mejora la usabilidad del sistema.
2. ¿Cuáles son las ventajas y desventajas de soportar un mecanismo de E/S
mapeado en memoria para los registros de control de los dispositivos? (Valor
7%)
Ventajas:
Eficiencia: La E/S mapeada en memoria permite un acceso rápido a los
dispositivos y puede aprovecharse de las técnicas de caché de la CPU.
Simplicidad en la dirección: La E/S mapeada en memoria permite
acceder a los registros de control de los dispositivos como si fueran
direcciones de memoria regulares, simplificando el manejo de los
dispositivos desde el procesador.
Desventajas:
Competencias por el espacio de direcciones: La memoria de un sistema
se comparte entre el espacio de memoria general y los dispositivos de
E/S, lo que puede limitar el espacio de direcciones disponible.
Latencia: Algunas arquitecturas pueden introducir latencias adicionales si
la E/S mapeada en memoria no está bien optimizada.
3. Considere los siguientes escenarios de E/S en un PC monousuario: (Valor
16%)
Un ratón utilizado dentro de una interfaz gráfica de usuario: Requiere una
E/S rápida y de alta prioridad, ya que debe procesar eventos de usuario en
tiempo real para actualizar el cursor y proporcionar una buena experiencia
de usuario.
Una unidad de cinta en un sistema operativo multitarea (en el que no hay
disponible ningún mecanismo de preasignación de dispositivo): Las
operaciones en una unidad de cinta suelen ser secuenciales y de larga
duración. Sin preasignación, los conflictos entre procesos podrían ocasionar
ineficiencia en el uso del dispositivo.
Una unidad de disco que contenga archivo de usuario: Esta unidad requiere
E/S rápida y eficiente, ya que el disco puede estar en uso constante para
acceder a archivos.
Una tarjeta gráfica con conexión directa al bus, y a la que se puede acceder
mediante E7s mapeadas en memoria: Este tipo de E/S permite un acceso
rápido a la memoria de la tarjeta gráfica, lo cual es ideal para gráficos
intensivos y la representación en tiempo real, optimizando la experiencia
visual sin afectar a la CPU.
4. ¿Cuáles son los distintos tipos de carga adicionales de procesamiento
asociado con el hecho de dar servicio a una interrupción? (Valor 5%)
Cambio de texto: El sistema debe guardar el estado actual del
procesador y restaurarlo después de atender la interrupción.
Invalidación y actualización de cache: En algunos casos, especialmente
en arquitecturas avanzadas, es posible que los datos en caché necesiten
ser invalidados o actualizados si la interrupción afecta datos
almacenados en la memoria.
Tiempo de retardado: La CPU debe interrumpir el proceso en ejecución y
atender la interrupción, lo que introduce un tiempo de retardo en el
proceso original.
5. Describa tres circunstancias en las que debería utilizarse una E/S
bloqueante. Describa tres circunstancias en las que debería utilizarse una
E/S no bloqueante (Valor 7%)
E/S Bloqueantes:
Cuando se espera que la operación de E/S se complete rápidamente,
como en la lectura de datos pequeños desde un sensor.
En aplicaciones donde el flujo de ejecución depende del resultado de
la E/S, como al solicitar credenciales de usuario.
En sistemas sencillos donde la complejidad de manejo de hilos
adicionales no es necesaria, como en dispositivos embebidos de baja
capacidad.
E/S No Bloqueante:
Cuando el sistema necesita seguir ejecutando otras tareas mientras la
E/S se completa, como en aplicaciones en tiempo real o sistemas
multitarea.
Al recibir datos desde una red donde la latencia puede ser impredecible,
permitiendo que el programa haga otras tareas mientras espera.
En aplicaciones que manejan múltiples dispositivos de E/S a la vez,
donde la eficiencia es clave y se utiliza un modelo de espera activa o
manejo de eventos.
Conclusión:
La gestión de interrupciones y E/S en sistemas es clave para maximizar su
eficiencia. Asignar prioridades permite atender primero a eventos críticos. La E/S
mapeada en memoria facilita el acceso rápido a dispositivos, pero con
limitaciones de espacio y seguridad. Según el tipo de tarea y la necesidad de
respuesta, se elige entre E/S bloqueante (espera) o no bloqueante (paralelo).
Bibliografía
AIX 7.3. (2023, marzo 24). Ibm.com. https://www.ibm.com/docs/es/aix/7.3?
topic=interrupts-interrupt-priorities
¿Cómo se puede interactuar con dispositivos de E/S asignados a memoria en
código ensamblador? (2023, octubre 30). Linkedin.com; www.linkedin.com.
https://es.linkedin.com/advice/0/how-can-you-interact-memory-mapped-io-
devices-lbiee?lang=es#:~:text=Los%20dispositivos%20de%20E/S%20asignados
%20a%20memoria%20son%20componentes,para%20diferentes%20plataformas
%20y%20arquitecturas.
Estructura de computadores. (s/f). Uoc.edu. Recuperado el 18 de noviembre de
2024, de
https://cv.uoc.edu/annotation/8255a8c320f60c2bfd6c9f2ce11b2e7f/619469/
PID_00218271/PID_00218271.html#:~:text=Esta%20comunicaci%C3%B3n
%20se%20establece%20mediante,habitualmente%20puertos%20de%20E/S.
Hardware, L. 3: I. (s/f). LECCIÓN 3: INTERRUPCIONES HARDWARE. Ulpgc.es.
Recuperado el 18 de noviembre de 2024, de
https://sopa.dis.ulpgc.es/ii-dso/leclinux/interrupciones/int_hard/
LEC3_INT_HARD.pdf
por:sniper_cl, E. (2012, agosto 20). INTERRUPCIONES. La mira del Sniper.
https://lamiradelsniper.wordpress.com/2012/08/20/interrupciones/
Wikipedia contributors. (s/f). E/S mapeada en memoria. Wikipedia, The Free
Encyclopedia.
https://es.wikipedia.org/w/index.php?title=E/S_mapeada_en_memoria&oldid=163
368969
(S/f-a). Ucm.es. Recuperado el 18 de noviembre de 2024, de
https://www.fdi.ucm.es/profesor/jjruz/web2/temas/Curso05_06/EC9.pdf
(S/f-b). Ehu.eus. Recuperado el 18 de noviembre de 2024, de
https://lsi.vc.ehu.eus/pablogn/docencia/manuales/SO/TemasSOuJaen/PLANIFIC
ACIONDEPROCESOS/4y5ElRelojdeInterrupciones.UsodePioridades.htm
