INSTITUTO TECNOLOGICO NACIONAL DE MEXICO
CAMPUS DE MINATITLAN
Ensayo sobre ¿Qué es VHDL?
ALUMNO: Jose Vicente Quintanilla Bibiano
Docente: M.C. Manuel Gracida Aguirre
ASIGNATURA: Diseño digital con VHDL
AREA: Ingeniería electrónica
GRUPO: C
SEMESTRE: 5
FECHA:09-09-2024
Diseño digital con VHDL
¿Qué es VHDL?
A finales de los 80 los diseños de circuitos integrados de aplicación crecían y los sistemas
gráficos que los describían empezaron a mostrar limitantes, esto debido a que la
visualización, depuración, desarrollo y mantenimiento de estos sistemas era cada vez
más complicada, gracias a esto creo la necesidad de lenguajes de programación
especializados. A partir de 1983, VHDL se desarrolló originalmente a instancias del
Departamento de Defensa de los EE. UU. para documentar el comportamiento de los
ASIC que las empresas proveedoras incluían en los equipos.
VHDL es un lenguaje de descripción de circuitos electrónicos digitales
que utiliza distintos niveles de abstracción. El significado de las siglas
VHDL es VHSIC (Very HighSpeed Integrated Circuits) Esto significa
que VHDL permite acelerar el proceso de diseño.
A diferencia de los lenguajes de programación, VHDL no se utiliza
para escribir código de software, sino para describir el funcionamiento
de hardware. Conocer la sintaxis de VHDL no garantiza que se sepa
diseñar circuitos con él. En cambio, VHDL se utiliza para modelar tanto circuitos síncronos
como asíncronos.
El VHDL es un lenguaje que fue diseñado
inicialmente para ser usado en el modelado de
sistemas digitales. Es por esta razón que su
utilización en síntesis no es inmediata, aunque lo
cierto es que la sofisticación de las actuales
herramientas de síntesis es tal que permiten
implementar diseños especificados en un alto nivel
de abstracción.
La síntesis a partir de VHDL constituye hoy en día una de las principales aplicaciones del
lenguaje con una gran demanda de uso. Las herramientas de síntesis basadas en el
lenguaje permiten en la actualidad ganancias importantes en la productividad de diseño.
Un lenguaje de descripción de hardware es una herramienta formal que permite describir
la estructura y el comportamiento de un sistema, facilitando su especificación,
documentación y simulación antes de su implementación física. Para lograr esto, se
establecieron ciertas características fundamentales que siguen siendo relevantes hoy en
día:
Cada elemento de diseño cuenta con una interfaz única y claramente definida, que
permite su conexión con otros elementos.
Cada elemento tiene un comportamiento preciso y claramente definido, lo que
posibilita su simulación posterior.
La especificación del comportamiento puede hacerse mediante un algoritmo o
describiendo una estructura de hardware real.
Los diseños mantienen una estructura jerárquica, permitiendo una adecuada
descomposición.
Se pueden modelar adecuadamente características concurrentes,
temporizadas y de sincronización (como los relojes).
Es posible simular cualquier operación lógica y de temporización.
Diseño digital con VHDL
La característica más destacada de VHDL es que, al ser un lenguaje de descripción, las
reglas o leyes que definen las conexiones se aplican simultáneamente. Esto contrasta con
otros lenguajes, en los cuales la ejecución es secuencial y las instrucciones se ejecutan
una tras otra.
Algunas ventajas del uso de VHDL son:
recisión en la Descripción: VHDL permite una descripción detallada y precisa del
comportamiento del hardware, lo que facilita la creación de modelos complejos y
exactos.
Portabilidad y Reusabilidad: Los diseños en VHDL pueden ser reutilizados y
portados a diferentes tecnologías y plataformas, lo que ahorra tiempo y esfuerzo en
el desarrollo.
Verificación Temprana: Con VHDL, es posible simular y verificar el diseño antes de
la implementación física, lo que ayuda a identificar y corregir errores en etapas
tempranas del desarrollo.
Los principales lenguajes de descripción de hardware utilizados hoy en día son VHDL y
Verilog.
VHDL es un lenguaje fuertemente tipado y determinista, por eso se considera más
completo en su estructura, sin embargo, al no ser parecido a C, puede no ser amigable
con los diseñadores, caso contrario a otros tipos de lenguajes como Verilog, que es
débilmente tipado y utiliza una notación mucho más concisa y eficiente, sin mencionar ´
que es parecido a C, esto lo convierte en una herramienta más versátil para diseñadores
que no están acostumbrados a VHDL.
Tanto VHDL como Verilog son adecuados para diferentes tareas, por lo que se puede
ofrecer una recomendación precisa de cual lenguaje de descripción de hardware usar
según la necesidad. El objetivo principal de VHDL fue resolver necesidades de diseño
pasadas, actuales y futuras. Tiene una mayor amplitud de miras y el resultado de estos
objetivos es un lenguaje con sistematización en el código que lo hace legible y rápido.
Verilog, por otro lado, surge como resultado de la necesidad de mejorar el flujo de diseño,
ya que es un lenguaje que cubre todas las necesidades de diseño y simulación. Además,
es un lenguaje simple, flexible y con bajo nivel de exigencia, lo que facilita el aprendizaje y
tiene en cuenta muchos factores, como la atención a los datos y la capacidad de
crear prototipos.
Diseño digital con VHDL
Referencias bibliográficas:
Sanchez-Elez Marcos. (2014). “INTRODUCCIÓN A LA PROGRAMACIÓN EN
VHDL”. [Link]
2511b9a73861/content#:~:text=VHDL%20es%20un%20lenguaje%20de,acelerar%
20el%20proceso%20de%20diseño.
Universidad Industrial de Santander. (n.d.). Guía de arquitectura de sistemas de
computación. Recuperado de [Link]
García, J. (2022). Lenguaje VHDL. Repositorio Ptolomeo, Universidad Nacional
Autónoma de México.
[Link]
.pdf?sequ
Universidad del País Vasco. (n.d.). Tema 4: Introducción a la arquitectura de
computadoras. Recuperado de
[Link]
Diseño digital con VHDL
