Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

Septiembre 12 de 2024

Notas de los autores

Francisco Javier Pinchao Velez

FIET, Circuitos Digitales

La correspondencia relacionada con este trabajo debe ser dirigida a nombre de Francisco Javier
Pinchao Velez

Universidad del Cauca, Carrera. 2 #4N-140, Popayán, Cauca

Contacto: [email protected]
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

MARCO TEORICO.

1. Compuertas Lógicas
Las compuertas lógicas son los bloques fundamentales de los circuitos digitales. Estas compuertas
realizan operaciones básicas de lógica booleana, manipulando una o más entradas para producir
una salida. Los tipos principales son:
• AND: Produce una salida alta solo cuando todas sus entradas son altas.
• OR: La salida es alta si alguna de sus entradas es alta.
• NOT: Invierte el valor de su entrada, convirtiendo un valor alto en bajo y viceversa.
• NAND: Es la negación de la operación AND; su salida es baja solo cuando todas sus
entradas son altas.
• NOR: Es la negación de OR; su salida es alta solo cuando todas sus entradas son bajas.
• XOR (OR exclusivo): La salida es alta si una y solo una de las entradas es alta.
• XNOR: Es la negación de XOR; la salida es alta cuando ambas entradas tienen el mismo
valor.
Estas compuertas forman el núcleo de operaciones más complejas dentro de un circuito
combinacional.
2. Teoremas Booleanos
El álgebra booleana proporciona un conjunto de reglas que permiten simplificar y manipular
expresiones lógicas. Los teoremas booleanos son esenciales para minimizar funciones lógicas en
los circuitos. Algunos de los teoremas más importantes son:
• Ley de Idempotencia: 𝐴 + 𝐴 = 𝐴, 𝐴 ∙ 𝐴 = 𝐴

• Ley de Complementación: 𝐴 + 𝐴 = 𝐴 + 𝐵
• Ley de la Identidad: 𝐴 + 0 = 𝐴, 𝐴 ∙ 1 = 𝐴
• Ley Distributiva: 𝐴 ∙ (𝐵 + 𝐶) = (𝐴 ∙ 𝐵) + (𝐴 ∙ 𝐶)
Estos teoremas facilitan la optimización de circuitos digitales, reduciendo el número de
compuertas necesarias.
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

3. Teoremas de Morgan
Los teoremas de Morgan son dos reglas importantes en el álgebra booleana que permiten convertir
expresiones AND en OR y viceversa, lo que es útil para simplificar circuitos y facilitar su
implementación en hardware. Los teoremas son:

1. 𝐴 ∙ 𝐵 = 𝐴 + 𝐵

2. 𝐴 + 𝐵 = 𝐴 ∙ 𝐵
Estos teoremas son esenciales para la simplificación de expresiones lógicas complejas y la
implementación eficiente de circuitos.
4. Diseño Combinacional con Suma de Productos (SOP) y Producto de Sumas (POS)
El diseño combinacional se refiere a la creación de circuitos digitales donde la salida depende
únicamente de las combinaciones actuales de las entradas. Los dos métodos más comunes para
representar funciones lógicas son:
• Suma de Productos (SOP): La función lógica se expresa como la suma (OR) de varios
productos (AND) de las entradas. Es útil para expresar funciones directamente desde una
tabla de verdad.
• Producto de Sumas (POS): La función lógica se expresa como el producto (AND) de
varias sumas (OR). Este enfoque también puede derivarse de tablas de verdad, pero suele
ser más adecuado para circuitos con funciones de salida que tienen muchos ceros.
Ambos métodos pueden ser implementados en circuitos digitales utilizando compuertas lógicas
básicas.
5. Mapas de Karnaugh
Los mapas de Karnaugh son una herramienta gráfica utilizada para simplificar funciones booleanas
y reducir el número de compuertas lógicas necesarias en un circuito. Estos mapas permiten
visualizar las combinaciones de entradas que producen salidas altas (en el caso de SOP) o bajas
(en POS), facilitando la minimización mediante la agrupación de celdas adyacentes que
representan minterminos o maxterminos equivalentes.
El uso de mapas de Karnaugh facilita el proceso de simplificación de funciones booleanas,
permitiendo una implementación más eficiente del circuito en términos de costo y rendimiento.
6. Diseño Combinacional con Mapas de Karnaugh
El diseño combinacional empleando mapas de Karnaugh sigue los siguientes pasos:
1. Especificar la función: Partiendo de una tabla de verdad.
2. Llenar el mapa de Karnaugh: Los valores de salida se colocan en las celdas
correspondientes.
3. Agrupar celdas: Se buscan grupos de 1's (en SOP) o 0's (en POS) que puedan agruparse
en potencias de 2.
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

4. Derivar la función minimizada: A partir de los grupos formados, se genera la expresión

lógica simplificada.
Este proceso optimiza los circuitos, reduciendo la cantidad de compuertas necesarias.
7. Decodificadores
Un decodificador es un circuito combinacional que convierte un código binario de entrada en una
salida única. Los decodificadores son ampliamente usados en aplicaciones de selección, como la
activación de dispositivos específicos o la selección de líneas de memoria.
Por ejemplo, un decodificador 2 a 4 tiene 2 entradas y 4 salidas, donde solo una de las salidas es
activada según la combinación de las entradas.
8. Codificadores
El codificador es un circuito combinacional que realiza la función inversa de un decodificador.
Toma varias entradas y produce una salida binaria que representa cuál de las entradas está activa.
Un codificador 4 a 2, por ejemplo, toma 4 entradas y produce una salida de 2 bits, que indica cuál
de las entradas está activa.
9. Sistema Combinacional
Un sistema combinacional es aquel donde los valores de salida dependen únicamente de las
combinaciones de entrada. En este sistema el número de entradas puede ser mayor, menor o igual
al número de salidas. La figura 1 representa un sistema combinacional.
10. Metodología del diseño combinacional:

a. Especificar el sistema

b. Determinar entradas y salidas

c. Trasladar el comportamiento del sistema en una tabla de verdad

d. Minimizar

e. Elaborar diagrama esquemático

f. Implementar y probar el funcionamiento del circuito digital

Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

JUSTIFICACIÓN.

Esta práctica es esencial para adquirir habilidades prácticas en el diseño y optimización de circuitos
combinacionales, fundamentales en la mayoría de los dispositivos electrónicos actuales. Utilizar
herramientas como Quartus II y la tarjeta de desarrollo FPGA DE0 permite experimentar
directamente con el diseño digital, tanto en simulaciones como en implementaciones físicas,
conectando la teoría aprendida en clase con aplicaciones reales.
La simulación en Quartus II ofrece un entorno seguro y eficiente para probar y corregir los diseños
antes de implementarlos en hardware. Al usar la tarjeta FPGA DE0, se obtiene una experiencia
más completa, observando el comportamiento del sistema diseñado en un dispositivo real, lo cual
es crucial para comprender el proceso de desarrollo de sistemas electrónicos en la industria.
Este enfoque práctico es vital para consolidar conceptos teóricos y aprender a utilizar tecnologías
ampliamente aplicadas en áreas como el control industrial, las telecomunicaciones y los sistemas
embebidos. La práctica no solo refuerza las habilidades de diseño lógico, sino que también prepara
para enfrentar desafíos tecnológicos mediante el uso de herramientas y dispositivos modernos.

OBJETIVOS.

Objetivo General
• Diseñar, simular e implementar sistemas combinacionales utilizando herramientas de
diseño digital como Quartus II y la tarjeta de desarrollo FPGA DE0, aplicando técnicas de
simplificación lógica para optimizar el funcionamiento del circuito.
Objetivos Específicos
• Comprender el funcionamiento de las compuertas lógicas y su aplicación en el diseño de
circuitos combinacionales.
• Aplicar las leyes del álgebra booleana y los teoremas de De Morgan para simplificar
expresiones lógicas.
• Utilizar la representación de circuitos mediante suma de productos (SOP) y producto de
sumas (POS).
• Minimizar funciones lógicas utilizando mapas de Karnaugh para diseñar circuitos más
eficientes.
• Implementar y simular los diseños combinacionales en Quartus II y validar su correcto
funcionamiento en la tarjeta FPGA DE0.
• Diseñar y analizar el funcionamiento de decodificadores y codificadores como aplicaciones
específicas de sistemas combinacionales.
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

MATERIALES.
• Computador.
• Software de diseño digital Quartus II y tarjeta de desarrollo DEO de Terasic.
• Simulador de circuitos Proteus (opcional).

DESARROLLO.
A. Se requiere comparar dos números binarios (A y B) de dos bits cada número. la
comparación debe permitir saber si A es igual a B, si A es mayor que B, o si A es menor
que B.

a. Especificación del sistema.

Las variables que intervienen en el sistema son:

Dos números binarios A y B: que varían de entre 00 y 11, donde el primer digito de A es A1, el
segundo A2; y el primer digito de B es B1, el segundo B2
Resultado de comparación X, Y, Z: X(A>B), Y(A= B), Z(A< B).

b. Determinación de entradas y salidas.

Los números binarios A1, A2, B1 Y B2 de 1 bit son las entradas del sistema; mientras que X(A>B),
Y(A=B), Z(A<B) son las salidas

Figura 1: Diagrama de bloques del sistema combinacional A

Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

c. Traslado del comportamiento del sistema a una tabla de verdad.

A: B:
A1 A2 B1 B2 X(A>B) Y(A=B) Z(A<B)
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
Tabla 1: Tabla de verdad del sistema combinacional A

d. Minimizar.

Para X(A>B):
A1|A2 \B1|B2 00 01 11 10
00 0 0 0 0
01 1 0 0 0
11 1 1 0 1
10 1 1 0 0
Tabla 2: Mapa de Karnaugh para X (Sistema Comb. A)

FX(A1,A2,B1,B2) = A2*B1’*B2’ + A1*B1’ + A1*A2*B1*B2’

= A2(B1’*B2’ + A1*B1*B2’) + A1*B1’ y por el teorema de consenso:
= A2(B1’*B2’ + A1*B2’) + A1*B1’ = A2*B1’*B2’ + A2*A1*B2’ + A1*B1’
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

Para Y(A=B)
A1|A2 \B1|B2 00 01 11 10
00 1 0 0 0
01 0 1 0 0
11 0 0 1 0
10 0 0 0 1
Tabla 3: Mapa de Karnaugh para Y (Sistema Comb. A)

FY(A1,A2,B1,B2) =A1’*A2’*B1’*B2’ + A1’*A2*B1’*B2 + A1*A2*B1*B2 + A1*A2’*B1*B2’

=A1’*B1’(A2’*B2’+A2*B2) + A1*B1(A2*B2+A2’*B2’)
Para Z(A<B):
A1|A2 \B1|B2 00 01 11 10
00 0 1 1 1
01 0 0 1 1
11 0 0 0 0
10 0 0 1 0
Tabla 4: Mapa de Karnaugh para Z (Sistema Comb. A)

FZ(A1,A2,B1,B2) = A1’*A2’*B2 + A1’*B1 + A1*A2´*B1*B2 = A1’(A2’*B2 + B1) +

A1*A2’*B1*B2
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

e. Elaborar diagrama esquemático

Figura 2: Diagrama esquemático del Sistema Combinacional A

De arriba abajo las entradas son B2, B1, A2, A1 (abajo a la izquierda). De izquierda a derecha las
salidas son X, Y, Z (arriba en la imagen).
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

f. Implementar y probar el funcionamiento del circuito digital.

Figura 3: Diagrama de tiempo del Sistema Combinacional A

Figura 4: Implementación en DE0

Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

Figura 5: Implementación en DE0

B. Se requiere indicar la decisión de aceptada o rechazada de una propuesta por parte de la

junta directiva de una empresa. la propuesta es aceptada cuando el porcentaje de las
acciones a favor sea mayor o igual al 60%. La empresa tiene cuatro accionistas, el
accionista A tiene el 40%, el B el 30%, el C el 20% y el D el 10%. en función de la votación
de cada uno de los accionistas, a favor = 1 o en contra = 0, el sistema deberá indicar con
un uno (Y=1) en la salida y si cumple con el 60% o más, de lo contrario notificará con un
cero (Y=0).
a. Especificación del sistema.
Las variables que intervienen en el sistema son:
La propuesta aceptada =1 La propuesta rechazada = 0
Votaciones:
A favor=1; en contra=0
b. Determinación de entradas y salidas.
A, B, C, D son las entradas del sistema (accionistas con un porcentaje de participación del 40%,
30%, 20%, 10%); mientras que Y es la salida (0 lógico o un 1 lógico si la propuesta es aprobada o
no).
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

c. Traslado del comportamiento del sistema a una tabla de verdad.

A(40%) B(30%) C(20%) D(10%) Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Tabla 5: Tabla de verdad del Sistema Combinacional B

d. Minimizar.
Para Y:
AB\CD 00 01 11 10
00 0 0 0 0
01 0 0 1 0
11 1 1 1 1
10 0 0 1 1
Tabla 6: Mapa de Karnaugh del Sistema Combinacional B

FY(A,B,C,D) = AB+BCD+AB’C= A(B+B’C)+BCD -> Aplicando ley del consenso:

A(B+C)+BCD
Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

e. Elaborar diagrama esquemático

Figura 6: Diagrama Esquemático del Sistema Combinacional B

g. Implementar y probar el funcionamiento del circuito digital

Figura 7: Diagrama de tiempo del Sistema Combinacional B

Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

Figura 8: Implementación del DEO

Encabezado: PRÁCTICA DE LABORATORIO 1: DISEÑO COMBINACIONAL

Figura 9: Implementación del DEO

CONCLUSIÓN.
En esta práctica, se abordó el diseño de sistemas combinacionales utilizando tanto mapas de
Karnaugh como las técnicas de suma de productos y productos de sumas, logrando simplificar y
optimizar las expresiones lógicas. La simulación de los esquemas en Quartus, seguida de su
implementación en una tarjeta de desarrollo DE0, permitió validar el correcto funcionamiento de
los circuitos diseñados. Estos métodos se mostraron eficientes para el diseño y simulación de
sistemas combinacionales, garantizando una implementación precisa y funcional en hardware real.

REFERENCIAS BIBLIOGRAFICAS.
https://youtu.be/GXNlPYBErEk?si=j9u16OoSLI-ykfVw
https://ocw.unican.es/pluginfile.php/2410/course/section/2423/tema_03.pdf
http://kali.azc.uam.mx/erm/Media/1121039/MANUAL_QUARTUS2_DE_ALTERA.pdf
https://youtu.be/ALd-61l6iEw?si=QkVY_HWxxHA87IZx
https://youtu.be/OIj59kyR7wU?si=gImS6C9pC0i0uLLB