PRIMERA ACTIVIDAD EVALUABLE

1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES

2: Título de la Actividad:
Diseño, Implementación, Simulación y Validación de un Circuito en Lógica Combinacional

3: Datos personales:
- Nombre y Apellidos:
- DNI:
- Centro asociado:

4: Código de la actividad que le ha correspondido realizar:

5: Enunciado.

Enunciado

Disponemos de una Unidad Aritmético Lógica (ALU) que opera sobre dos palabras de entrada de
4 bits, A(A3 A2 A1 A0) y B(B3 B2 B1 B0), y de otras dos palabras de 2 bits [X(X1, X0) e Y(Y1, Y0)]
con las que queremos controlar el funcionamiento de dicha ALU. La programación de la ALU no
depende directamente de las señales X e Y, sino que depende de si la palabra X es mayor, igual o
menor que la palabra Y. Así, el criterio para controlar las operaciones que realiza la ALU es el
siguiente:
a) Si (palabra X > palabra Y) entonces la ALU hace la operación aritmética sin acarreo
A  B  PLUS A .
b) Si (palabra X < palabra Y) entonces la ALU hace la operación lógica AB .
c) Si (palabra X = palabra Y) entonces la ALU hace la operación aritmética con arrastre
A PLUS AB PLUS 1.

Diseñe el circuito completo. Es decir, diseñe el circuito del codificador y úselo para controlar las
operaciones que se han especificado para la ALU.

SOLUCIÓN:

6: Diseño de los distintos bloques funcionales (para cada uno de los bloques debe
presentar: la tabla de verdad teórica, las expresiones lógicas de las variables de salidas y
explicar el diseño realizado).

7: Implementación de cada uno de los bloques funcionales en el simulador (para cada

uno de los bloques debe presentar: el esquema, el cronograma resultante y la verificación
de que su funcionamiento es el deseado).
Apellidos, nombre:
DN

8: Descripción de los parámetros usados en la implementación final de cada bloque

(debe presentar los tiempos de los generadores de pulsos que ha usado para probar cada
uno de los circuitos).

9: Implementación del circuito completo en el simulador (debe unir todos los bloques y
presentar: el esquema, el cronograma resultante y la verificación de que la ALU realiza
las operaciones pedidas de acuerdo con las condiciones de control).

Para esta verificación debe usar los siguientes pares de palabras:

X(X1 X0) = (01), Y(Y1 Y0) = (11)
X(X1 X0) = (11), Y(Y1 Y0) = (10)
X(X1 X0) = (01), Y(Y1 Y0) = (01)
Y como datos de entrada sobre los que opera la ALU las palabras:
A(A3A2A1A0) = (1011)
B(B3B2B1B0) = (0110)

10: Comentarios: Explique los problemas/dificultades encontrados y la forma y

procedimiento por el que los ha resuelto.
*******

2
Apellidos, nombre:
DN

6: Diseño de los distintos bloques funcionales (para cada uno de los bloques debe presentar: la
tabla de verdad teórica, las expresiones lógicas de las variables de salidas y explicar el diseño
realizado).

Como podemos observar en la siguiente Figura(Fig.1), en el circuito vamos a poder identificar dos
bloques funcionales distintos.

1- Un circuito de control el cual nos v a permitir traducir las señales de entrada X e Y a señales de
control de la ALU.

2- ALU, es la encargada de llevar a cabo las operaciones indicadas, ya sean operaciones Lógicas o
bien Aritmética

Señales Entrada X/Y Señales Control

Señales Entrada A1A0 / B1B0

Salidas
Fig.1: Diseño de los distintos bloques funcionadles

3
Apellidos, nombre:
DN

El bloque funcional debe estar formado por una ALU SN74181. Esta ALU opera sobre dos palabras de
entrada de 4bits, A(A3A2A1A0) y B(B3,B2B1B0). Además de una palabra de selección de 4bits,
S(S3,S2,S1,S0) y un bit de control M(control de modo), que nos indicara las operaciones que se deben
realizar en cada momento. También no encontraremos con un Carry de entrada, representado por Cn.

A continuación, vamos a ver la tabla de las operaciones que deben realizarse en la ALU y los
correspondientes valores de las señales de control.
S3 S2 S1 S0 M Cn Operación
1 1 1 0 0 1 (A+ B ) PLUS A
1 0 0 0 0 0 A PLUS AB PLUS 1
0 1 0 0 1 X AB
Tabla 1: Operaciones de la ALU que deben realizarse, así como los valores de entrada de las señales de
control.

4
Apellidos, nombre:
DN

A continuación, vamos a ver la tabla de la verdad de la ALU para las operaciones anteriormente
descritas.
S3 S2 S1 S0 M Cn B1 B0 A1 A0 F3 F2 F1 F0
1 1 1 0 0 1 0 0 0 0 1 1 1 1
1 1 1 0 0 1 0 0 0 1 0 0 0 0
1 1 1 0 0 1 0 0 1 0 0 0 0 1
1 1 1 0 0 1 0 0 1 1 0 0 1 0
1 1 1 0 0 1 0 1 0 0 1 1 1 0
1 1 1 0 0 1 0 1 0 1 0 0 0 0
1 1 1 0 0 1 0 1 1 0 0 0 0 0
1 1 1 0 0 1 0 1 1 1 0 0 1 0
1 1 1 0 0 1 1 0 0 0 1 1 0 1
1 1 1 0 0 1 1 0 0 1 1 1 1 0
1 1 1 0 0 1 1 0 1 0 0 0 0 1
1 1 1 0 0 1 1 0 1 1 0 0 1 1
1 1 1 0 0 1 1 1 0 0 1 1 0 0
1 1 1 0 0 1 1 1 0 1 1 1 1 0
1 1 1 0 0 1 1 1 1 0 0 0 0 0
1 1 1 0 0 1 1 1 1 1 0 0 1 0

1 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0 0 1 0 0 1 0
1 0 0 0 0 0 0 0 1 0 0 0 1 1
1 0 0 0 0 0 0 0 1 1 0 1 0 0
1 0 0 0 0 0 0 1 0 0 0 0 0 1
1 0 0 0 0 0 0 1 0 1 0 0 1 1
1 0 0 0 0 0 0 1 1 0 0 0 1 1
1 0 0 0 0 0 0 1 1 1 0 1 0 1
1 0 0 0 0 0 1 0 0 0 0 0 0 1
1 0 0 0 0 0 1 0 0 1 0 0 1 0
1 0 0 0 0 0 1 0 1 0 0 1 0 1
1 0 0 0 0 0 1 0 1 1 0 1 1 0
1 0 0 0 0 0 1 1 0 0 0 0 0 1
1 0 0 0 0 0 1 1 0 1 0 0 1 1
1 0 0 0 0 0 1 1 1 0 0 1 0 1
1 0 0 0 0 0 1 1 1 1 0 1 1 1

0 1 0 0 1 X 0 0 0 0 1 1 1 1
0 1 0 0 1 X 0 0 0 1 1 1 1 1
0 1 0 0 1 X 0 0 1 0 1 1 1 1
0 1 0 0 1 X 0 0 1 1 1 1 1 1

5
Apellidos, nombre:
DN

0 1 0 0 1 X 0 1 0 0 1 1 1 1
0 1 0 0 1 X 0 1 0 1 1 1 1 0
0 1 0 0 1 X 0 1 1 0 1 1 1 1
0 1 0 0 1 X 0 1 1 1 1 1 1 0
0 1 0 0 1 X 1 0 0 0 1 1 1 1
0 1 0 0 1 X 1 0 0 1 1 1 1 1
0 1 0 0 1 X 1 0 1 0 1 1 0 1
0 1 0 0 1 X 1 0 1 1 1 1 0 1
0 1 0 0 1 X 1 1 0 0 1 1 1 1
0 1 0 0 1 X 1 1 0 1 1 1 1 0
0 1 0 0 1 X 1 1 1 0 1 1 0 1
0 1 0 0 1 X 1 1 1 1 1 1 0 0

Tabla 2: Tabla de la verdad de la ALU para las operaciones anteriormente indicadas.

Circuito de control:
La función del circuito de control es comparar las señales de entrada X e Y para generar las señales de
control de la ALU correspondientes a las operaciones anteriormente indicadas.
Se trata de una combinación de un comparador más un circuito de control para la conversión al
formato que desea la ALU.
Como hemos visto anteriormente en la Tabla1, cuando X = Y, ejecutaremos la función: A PLUS AB PLUS
1, si X > Y ejecutaremos la función: (A+ B ) PLUS A y por último sí X<Y ejecutaremos la función: AB .

Para poder hacer un poco más asequibles los cálculos vamos a definir que P1 = X > Y, que P0 = X < Y.
Teniendo en cuenta los valores de entrada de las operaciones, la tabla de la verdad será la que
podemos observar más abajo (Tabla 3).

6
Apellidos, nombre:
DN

B1 B0 A1 A0 P1 P0 Operación S3 S2 S1 S0 M Cn
0 0 0 0 0 0 A PLUS AB PLUS 1 1 0 0 0 0 0

0 0 0 1 0 1 AB 0 1 0 0 1 X

0 0 1 0 0 1 AB 0 1 0 0 1 X

0 0 1 1 0 1 AB 0 1 0 0 1 X

0 1 0 0 1 0 (A+ B ) PLUS A 1 1 1 0 0 1
0 1 0 1 0 0 A PLUS AB PLUS 1 1 0 0 0 0 0

0 1 1 0 0 1 AB 0 1 0 0 1 X

0 1 1 1 0 1 AB 0 1 0 0 1 X

1 0 0 0 1 0 (A+ B ) PLUS A 1 1 1 0 0 1

1 0 0 1 1 0 (A+ B ) PLUS A 1 1 1 0 0 1
1 0 1 0 0 0 A PLUS AB PLUS 1 1 0 0 0 0 0

1 0 1 1 0 1 AB 0 1 0 0 1 X

1 1 0 0 1 0 (A+ B ) PLUS A 1 1 1 0 0 1

1 1 0 1 1 0 (A+ B ) PLUS A 1 1 1 0 0 1

1 1 1 0 1 0 (A+ B ) PLUS A 1 1 1 0 0 1
1 1 1 1 0 0 A PLUS AB PLUS 1 1 0 0 0 0 0
Tabla 3: Tabla de verdad del circuito de control, con indicación de la operación de la ALU aplicable en
cada caso

A continuación, vamos a indicar las expresiones lógicas que nos indica la anterior tabla de la verdad.

P1: X1 X0 Y1 Y0 + X1 X0 Y1 Y0 + X1 X0 Y1 Y0 + X1X0 Y1 Y0 + X1X0 Y1 Y0 + X1X0Y1 Y0

P0: b1 b0 a1 a0+ b1 b0 a1 a0 + b1 b0 a1a0 + b1 b0a1 a0 + b1 b0a1a0 + b1 b0 a1a0

Después de tener todas las funciones canónicas, vamos a simplificar mediante los mapas de Karnaugh.
Primero vamos a simplificar P1 y por último P2.

P1 – Mapa de Karnaugh

7
Apellidos, nombre:
DN

P2 – Mapa de Karnaugh

Después de simplificar mediante estos mapas nos quedaran las siguientes funciones:

P1 b1 a1 + b0 a1 a0 + b1b0 a0

P0  b1 a1 + b1 b0 a0 + b0 a1a0

Con la tabla de la verdad que hemos realizado podremos observar algunas consideraciones, como
pueden ser:

S0 = 0, siempre en todos sus valores, por lo tanto, es constante.

S1 = P1
S2 = P1 + P0
S3 = P0
Cn = S1 = P1
M = P0

8
Apellidos, nombre:
DN

7: Implementación de cada uno de los bloques funcionales en el simulador (para cada uno de los
bloques debe presentar: el esquema, el cronograma resultante y la verificación de que su
funcionamiento es el deseado).

ALU:
Para construir el bloque de la ALU se utiliza el componente SN74181. Para probar la ALU, se utilizan
DigiClocks, que el programa Multisim lo podemos encontrar en el grupo de Sources, las entradas S3,
S2, S1, S0, M, Cn, A1, A0, B1 y B0, mientras que las entradas A3, A2, B3 y B2, correspondientes a los
dos bits más significativos de las palabras de entrada A y B, se dejan a 0 (LO). Podremos ver el
resultado de la muestra en la siguiente imagen.

Figura 3: Esquema del bloque de la ALU

Una vez ya hemos diseñado el bloque de la ALU vamos a ejecutarlo, y de ese modo poder ver el
cronograma resultante de esta ejecución. Como podremos observar en la siguiente imagen.

Figura 4: Cronograma ejecución bloque ALU

Ya que el cronograma resultante puede que quede un poco denso, vamos a forzar la ejecución de la
ALU para cada una de las distintas operaciones que tenemos que realizar, incluyendo de eso modo 3
imágenes más, pero detallando un poco más estos cronogramas.

9
Apellidos, nombre:
DN

Figura 4: Cronograma operaciones AB

Figura 5: Cronograma operación A PLUS AB PLUS 1

Figura 6: Cronograma (A+B') PLUS A

De este modo y con los cronogramas anteriormente mostrados, podemos comprobar que el bloque de
control funciona de manera deseada.

Circuito de Control

Para construir el circuito de control hemos empleados 4 inversiones 7404N de la librería TTL, hemos
utilizado 6 puertas AND 7408N de la librería TTL, además de 4 puertas AND de 3 entradas 74ALS11AN
de la librería TTL y por último 5 puertas OR 7432N de la librería TTL.

Las señales P1 y P0 definidas se obtienen como 2 sumas (puertas OR) sumando una de ellas una puerta
AND de 2 entradas y otra puerta AND de 3 entradas, y el resultado de estos sumándolo con otra
puerta OR para poder realizar la operación.

10
Apellidos, nombre:
DN

Como hemos indicado anteriormente, para acabar con el circuito de control, nos damos cuenta que S3
= P0 , S2 se calcula mediante la suma con una puerta OR de P1 + P0, S1 es igual a P1 y a su vez es
igual que Cn y por último podemos observar que el bit de control representando por M es igual a P0.

Figura 7: Esquema del bloque de circuito de control.

Por ultimo vamos a generar el cronograma de este bloque, como podemos ver en la siguiente imagen.
Las entradas y salidas se muestran en el orden de la tabla de la verdad, asi como el mismo color que
hemos puesto en dicha tabla de la verdad.

Figura 8: Cronograma del bloque de circuito de control

Como podemos observar en la Figura 8, Cronograma del bloque de control, si lo comparamos con la
tabla de la verdad de la Figura 3, podemos observar que las salidas S3, S2, S, M y Cn dan el
resultado esperado. La salida S0 siempre se muestra a 0, ya que su valor es constante. También
podemos observar que tanto la salida de P1 como de P0 es la salida que esperábamos

11
Apellidos, nombre:
DN

8: Descripción de los parámetros usados en la implementación final de cada bloque

(debe presentar los tiempos de los generadores de pulsos que ha usado para probar cada
uno de los circuitos).

En este punto vamos a describir los parámetros usados en la implementación de cada bloque, así
como los tiempos de los generadores de pulsos que se ha usado para cada uno de los circuitos.

ALU:

Para el componente de la ALU hemos utilizado el componente 74181N, hemos utilizado 4

componentes Interactive Digital Constant, con un valor a 0 para aquellas entradas que deberían tener
este valor, como pueden ser las entradas A3, A2, B3 y B2. También hemos utilizado 10 Digital_Clocks
para generar las señales de entrada.

Los tiempos de los generadores los vamos a poder ver en la siguiente tabla, y se han elegido por
recomendación del equipo docente, en la página de ALF en la sección de Recomendaciones generales
para el diseño de circuitos. Definimos los periodos de los generadores de pulsos de estas señales de
forma que el periodo del bit más significativo sea el doble que el de su inmediato inferior y así
sucesivamente, hasta llegar al bit menos significativo que será el de menor periodo.

El tiempo de ejecución es 1022Khz, que es el doble de tiempo de la señal de entrada con el periodo
más largo. De esta manera, la simulación dura el tiempo necesario para que se reproduzcan todas las
combinaciones posibles de las distintas señales de entrada que hemos indicado en nuestra ALU.

Señal de entrada Tiempo(offtime/ontime)

S3 512KHz
S2 256KHz
S1 128KHz
S0 64KHz
Cn 32KHz
M 16KHz
B1 8KHz
B0 4KHz
A1 2KHz
A0 1KHz
Tabla 4: Tabla tiempos Digital Clocks de los generadores de pulsos de la ALU.

A continuación, vamos a describir el Circuito de Control

Circuito de Control

Para el circuito de control hemos utilizado 4 inversiones 7404N de la librería TTL, hemos utilizado 6
puertas AND 7408N de la librería TTL, además de 4 puertas AND de 3 entradas 74ALS11AN de la
librería TTL y por último 5 puertas OR 7432N de la librería TTL. También hemos utilizado 4
Digital_Clocks para reproducir las entradas A1, A0, B1 y B0. Para la salida S0 hemos utilizado el
componente Interactive Digital Constant, para indicarle un valor Low(0) ya que tiene un valor

12
Apellidos, nombre:
DN

constante de 0. La tabla de tiempo la vamos a representar a continuación, y hemos seguido los

criterios anteriormente descritos en el apartado anterior. El tiempo de simulación es de 15KHz.

Señal de entrada Tiempo(offtime/ontime)

B1 8KHz
B0 4KHz
A1 2KHz
A0 1KHz
Tabla : Tabla tiempos Digital Clocks de los generadores de pulsos del Circuito de control.

9: Implementación del circuito completo en el simulador (debe unir todos los bloques y presentar: el
esquema, el cronograma resultante y la verificación de que la ALU realiza las operaciones pedidas de
acuerdo con las condiciones de control).
Para esta verificación debe usar los siguientes pares de palabras:
X(X1 X0) = (01), Y(Y1 Y0) = (11)
X(X1 X0) = (11), Y(Y1 Y0) = (10)
X(X1 X0) = (01), Y(Y1 Y0) = (01)
Y como datos de entrada sobre los que opera la ALU las palabras:
A(A3A2A1A0) = (1011)
B(B3B2B1B0) = (0110)

Figura 10: Esquema del circuito completo.

13
Apellidos, nombre:
DN

Para combinar el bloque de ALU y el bloque del circuito de control, lo primer que deberemos hacer es
eliminar los Digital Clocks de las entradas de la ALU para poder conectar dichas salidas al circuito de
control. El resultado de dicha operación la podemos ver en la figura anterior.

En segundo lugar, configuramos los Digital Clocks, para poder ejecutar todas las combinaciones
posibles, esto lo vamos a mostrar en la siguiente tabla. El tiempo de simulación se fija en 254KHz.

Señal de entrada Tiempo(offtime/ontime)

X1 128KHz
X0 64KHz
Y1 32KHz
Y0 16KHz
B1 8KHz
B0 4KHz
A1 2KHz
A0 1KHz
Tabla 6: Tiempos de los generados de los pulsos para el circuito completo.

Ahora vamos a generar el cronograma del circuito completo, en este cronograma se muestran todos
los valores posibles de las palabras de control, junto con todos los valores posibles de A0, A1, A2, A3,
dejando estos 2 últimos sus valores a 0, y también los valores de B0, B1, B2, B3, dejando estos 2
últimos sus valores a 0. Para verificar estos cronogramas deberemos utilizar las distintas tablas de la
verdad que hemos descrito más arriba, comprobando que, para la operación asociada en la tabla de la
verdad del circuito de control, con unos valores determinados de X, Y, A y B se obtiene el resultado
correspondiente a la tabla de la verdad de la ALU.

Figura 11: Cronograma del circuito completo.

Ahora vamos a modificar el circuito para reemplazar los valores de las palabras de entrada Ay B por los
que nos han propuesto en el enunciado de la PEC para la verificación del circuito A3A2A1A0 = 1001,
B3B2B1B0 = 0110.

A continuación, vamos a mostrar el circuito modificado, para poder comprobar el correcto

funcionamiento del circuito con las palabras propuestas por el equipo docente.

14
Apellidos, nombre:
DN

Figura 12: Esquema circuito completo con entrada A y B modificadas.

Figura 13: Detalle de las entradas A y B modificadas del circuito de control para la verificación

15
Apellidos, nombre:
DN

Figura 14: Cronograma verificación

Señal de entrada Tiempo(offtime/ontime)

X1 8KHz
X0 4KHz
Y1 2KHz
Y0 1KHz

Tabla 7: Tiempos de los generadores de pulsos para la verificación

Las combinaciones que deberíamos comprobar son las siguientes:

X(X1 X0) = (01), Y(Y1 Y0) = (11)

En este caso ya que X < Y, la operación seleccionada será AB
AB = 1011*0110 = 0010 = 1101 (sin acarreo)

X(X1 X0) = (11), Y(Y1 Y0) = (10)

En este caso X > Y, así que la operación seleccionada será (A+ B ) PLUS A
A+ B = 1011 + 0110 = 1011 + 1001 = 1011(sin acarreo)
(A+ B ) PLUS A = 1001 PLUS A(1011) = 0110 ( con acarreo)

X(X1 X0) = (01), Y(Y1 Y0) = (01)

En este caso X = Y, así que la operación seleccionada será A PLUS AB PLUS 1
AB = 1011*0110 = 0010(sin acarreo)
A PLUS AB = 1011 PLUS 0010 (con acarreo) = 1101
A PLUS AB PLUS 1 = 1101 PLUS 1 = 1110

En la siguiente imagen vamos a mostrar el cronograma de la comprobación que hemos realizado

anteriormente, vamos a señalarlos con recuadros los lugares donde las señales de verificación van
tomando los valores indicados anteriormente.

Podemos constatar que el valor de las salidas F son las anteriormente descritas. Vamos a distinguir las
comprobaciones con recuadros de distinto color para hacer un poco mas legible el cronograma. Estos
colores serán:

16
Apellidos, nombre:
DN

Azul  AB / X < Y
Amarillo  (A+ B ) PLUS A / X > Y
Naranja  A PLUS AB PLUS 1 / X = Y

Figura 15: Cronograma de verificación, con las operaciones indicadas en el enunciado.

A continuación, vamos a verificar el circuito con otro conjunto de valores además del que nos
proponen en el enunciado, para comprobar el correcto funcionamiento del circuito además también
indicando el correcto funcionamiento del acarreo. Los valores de las palabras de A y B serán:

A(A3A2A1A0) = 0111, B(B3B2B1B0) = 1001

Los cables de señal de entrada serán los mismos que en el caso anterior, ahora en cambio vamos a
cambiar el valor de las entradas por las palabras que hemos indicado anteriormente.

X(X1 X0) = (01), Y(Y1 Y0) = (11)

En este caso ya que X < Y, la operación seleccionada será AB
AB = 0111*1001 = 0001 = 1110 (sin acarreo)

X(X1 X0) = (11), Y(Y1 Y0) = (10)

En este caso X > Y, así que la operación seleccionada será (A+ B ) PLUS A
A+ B = 0111 + 1001 = 1011 + 0110 = 0111(sin acarreo)
(A+ B ) PLUS A = 0111 PLUS A(0111) = 1110 ( con acarreo)

X(X1 X0) = (01), Y(Y1 Y0) = (01)

En este caso X = Y, así que la operación seleccionada será A PLUS AB PLUS 1
AB = 0111 *1001 = 0001(sin acarreo)
A PLUS AB = 0111 PLUS 0001 (con acarreo) = 1000
A PLUS AB PLUS 1 = 1000 PLUS 1 = 1001

En la siguiente imagen vamos a mostrar el cronograma de la nueva comprobación que hemos

realizado anteriormente, vamos a señalarlos con recuadros los lugares donde las señales de
verificación van tomando los valores indicados anteriormente.

17
Apellidos, nombre:
DN

Podemos constatar que el valor de las salidas F son las anteriormente descritas. Vamos a distinguir las
comprobaciones con recuadros de distinto color para hacer un poco más legible el cronograma. Estos
colores serán:

Rojo  AB / X < Y
Amarillo  (A+ B ) PLUS A / X > Y
Naranja  A PLUS AB PLUS 1 / X

10: Comentarios: Explique los problemas/dificultades encontrados y la forma y procedimiento por el

que los ha resuelto.

He encontrado dificultades a la hora de realizar las operaciones lógicas y aritméticas, ya que

despistaba mucho el acarreo y las operaciones bit a bit, pero después visualizar los videos del equipo
docente, buscar información por internet y ponerlo en común con varios compañeros, me hicieron ver
mis errores y a partir de eso momento, ya lo tenía más claro.

También he tenido algunos problemas con los cronogramas ya que me costaba entenderlos, en un
principio me apoye mucho en los componentes PROBE_DIG_YELLOW, ya que te marcaba las salidas de
cada una de las pruebas, después poco a poco me fui familiarizando con los cronogramas y sobre todo
con las “líneas” X e Y que te va marcando cada uno de los valores de entrada, hasta que al final y
después de muchas pruebas me llegue a acostumbrar a los cronogramas, e incluso ver los valores de
sin necesidad de mover estas “líneas”/indicadores.

18