TEMA 10:

CONVERSIÓN DE DATOS

Bibliografía:
Conversión de datos
Manuel Mazo Quintas y otros
Serv. Pub. Univ. de Alcalá de Henares, 1989
Adquisición de datos
Ediciones técnicas REDE, 1988
Adquisición y distribución de señales
Pallás Areny, R.
Marcombo, 1994
Instrumentación electrónica moderna y técnicas de medición
Cooper, W.D. y otro Juan Enrique García Sánchez, Marzo 2003
Prentice-Hall, 1990 Dpto. de Ing. Eléctrica, Electrónica y Automática.
Hojas de características de los fabricantes Universidad de Castilla – La Mancha
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

INTRODUCCIÓN. PROCESAMIENTO DIGITAL

Los procesos que tienen una realidad física, ya sean de origen natural o artificial, considerados de forma
macroscópica (sin entrar en el ámbito de la mecánica cuántica) presentan un comportamiento analógico. De
manera, que cuando se realiza la medida de una magnitud implicada en uno de estos procesos, se obtiene una
señal analógica que contiene la información relativa a dicha magnitud.
El procesamiento digital de señales (DSP), de implementación asequible con las modernas máquinas digitales,
proporciona una serie de capacidades y ventajas no disponibles con los procesos analógicos. No obstante, el
procesamiento digital también tiene sus limitaciones, de modo que hay algunas áreas donde las soluciones
analógicas son preferibles. A continuación se mencionan algunas de las ventajas que presenta el
procesamiento digital sobre el analógico.
PROGRAMABILIDAD: un mismo sistema puede ser utilizado en varias aplicaciones con sólo reprogramarlo.
ESTABILIDAD: el comportamiento de una máquina digital no se ve alterado por cambios en las condiciones
ambientales, siempre que éstos se mantengan dentro de unos márgenes.
REPETIBILIDAD: todas las máquinas digitales (del mismo tipo) bajo el control del mismo programa realizan
las mismas operaciones y obtienen los mismos resultados.
POSIBILIDAD DE UTILIZAR CÓDIGOS QUE PERMITEN LA DETECCIÓN Y CORRECCIÓN DE ERRORES.
SIMPLICIDAD EN EL ALMACENAMIENTO Y TRANSMISIÓN DE DATOS.
POSIBILIDAD DE COMPRESIÓN DE DATOS.
FACILIDAD PARA IMPLEMENTAR ALGUNAS FUNCIONES ESPECIALES: existen muchas técnicas de
procesamiento que sólo se pueden aplicar de forma digital, por ejemplo, determinados tipos de filtros.
POSIBILIDAD DE IMPLEMENTACIÓN DE ALGORITMOS ADAPTATIVOS: existen máquinas digitales que
pueden ser programadas para abordar situaciones cambiantes en el tiempo, cuyo tratamiento requiere una
readaptación permanente del sistema a la nueva situación.

2
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN ANALÓGICA-DIGITAL Y DIGITAL-ANALÓGICA: GENERALIDADES

De lo expuesto en la transparencia anterior se desprenden dos afirmaciones ciertas:
9 El mundo real es por naturaleza analógico.
9 En la mayoría de los casos es más adecuado el procesamiento digital.
Si se quiere que las máquinas digitales extraigan información del mundo físico y actúen sobre él, es preciso
intercalar en la entrada y en la salida del sistema digital unos interfaces convertidores analógico-digital y digital-
analógico, respectivamente, que permitan al procesador digital interaccionar con su entorno.
ENTRADA ESTUDIAREMOS SALIDA
ANALÓGICA ANALÓGICA

PRE- CONVER- SISTEMA CONVER- POST-

MUNDO MUNDO
PROCESA- TIDOR TIDOR PROCESA-
FÍSICO DIGITAL FÍSICO
MIENTO A/D D/A MIENTO

La etapa de preprocesamiento incluye los circuitos que han sido estudiados en capítulos anteriores, cuyas
características dependen fundamentalmente del tipo de sensor utilizado. Estos circuitos permiten obtener una
señal de entrada al convertidor A/D con los niveles de tensión y ancho de banda deseados.
La señal de salida del convertidor D/A suele requerir un filtrado paso bajo para eliminar posibles componentes
de alta frecuencia. Además, según el caso, puede ser necesario adaptar los niveles y amplificar la potencia de
la señal de salida. Éstas son básicamente las funciones que realiza la etapa de postprocesamiento.
La digitalización es un proceso que aplicado a una señal analógica permite obtener una representación de la
misma como una secuencia finita de palabras código de longitud también finita.
El proceso inverso, conversión digital-analógica, permite obtener una señal analógica a partir de una
secuencia binaria como la mencionada anteriormente.

3
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

En la figura se muestra gráficamente el proceso de digitalización aplicado a una señal analógica. Se ha tomado
una muestra de la señal analógica cada milisegundo. La magnitud de la muestra se ha expresado digitalmente
con una palabra código de 4 dígitos binarios. Se ha asumido (en este caso) que una unidad binaria representa
la dieciseisava parte de la amplitud máxima de la señal analógica. Además, según se puede ver en la figura, la
muestra queda truncada al entero inferior 15
en el proceso de digitalización. 14 1110 1110
13 1100
1100 1100
El resultado de la digitalización es la 12 1011 1011
11 1011 1010
secuencia de palabras código obtenidas. 10
1010
1001 1001
Además, es preciso añadir a esta 9 1000
0111
1000
1001
8
secuencia la frecuencia de muestreo 7
0111
0110
0111
0110 0110
utilizada y el valor de la unidad binaria. 6
5
0101
0101
0110

0100 0100
4 0100
En la figura inferior se muestra el 3
0011 0011
0010
0010
resultado que se obtendría en la salida 2
0001 0010
1
de un convertidor D/A cuya entrada es 0
0000
0 5 10 15 20 25 30 t(ms)
alimentada con la secuencia de palabras
código obtenida en la digitalización 15
14
anterior. 13
12
Se trata de una aproximación a la señal 11
10
original. Esta aproximación se mejora 9
aumentando, en la digitalización, la 8
7
longitud de palabra (por tanto el número 6

de escalones posibles) y la frecuencia de 5

4
muestreo (es decir, el número de 3

muestras por segundo). 2

1
0
0 5 10 15 20 25 30 t(ms)

4
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

Con el fin de formalizar el proceso de digitalización diremos que en el mismo son necesarias las siguientes
operaciones: Muestreo, Retención, Cuantificación y Codificación.
MUESTREO: mediante esta operación se obtienen valores instantáneos de la señal analógica a intervalos
temporales normalmente regulares. El periodo entre muestras o (lo que es igual) la frecuencia de muestreo, no
se puede fijar de forma arbitraria. Es preciso utilizar una frecuencia de muestreo que asegure la completa
reconstrucción de la señal original. Para fijar la frecuencia de muestreo (Fm) debemos recurrir al teorema de
Nyquist, que establece: Fm ≥ 2 · Fmáx, siendo Fmáx la frecuencia de la componente espectral de mayor
frecuencia de la señal a muestrear.
La demostración de este teorema se sale del nivel que se pretende para este curso. No obstante, en la figura
se muestra un ejemplo de lo que ocurre muestreando una senoide con una frecuencia de muestreo que
incumple el teorema de Nyquist.
Los puntos negros representan las muestras
tomadas. El intervalo entre muestras es
ligeramente superior al periodo de la senoide,
por tanto, la frecuencia de muestreo no
cumple la condición de Nyquist, de modo que
si intentáramos reconstruir la señal a partir de
las muestras tomadas, obtendríamos una
senoide de una frecuencia muy inferior a la
original. Este fenómeno se conoce con el
nombre de ALIASING.
No calcular adecuadamente la frecuencia de
muestreo puede dar lugar a serios problemas
en la adquisición de datos procedentes de
señales analógicas.
5
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

RETENCIÓN: La retención de la señal Entrada Salida
muestreada, es necesaria para que el buffer buffer
valor instantáneo de la muestra se
mantenga inalterable durante el tiempo Condensador de
Control ( M / R ) retención
de conversión empleado por el
convertidor A/D. Tensión
de entrada
Las operaciones de muestreo y
retención se realizan utilizando los
amplificadores de muestreo y retención
(Sample and Hold). Algunos
convertidores incluyen el circuito S/H.
Tiempo
En la figura se muestra la estructura
genérica de un circuito S/H. Control
Básicamente están formados por dos
Muestreo Retención Muestreo Retención Muestreo
buffers con ganancia unidad, un
interruptor estático y un condensador Periodo de muestreo
que almacena la muestra durante el Tensión
Tiempo de apertura
Error de ganancia
tiempo de conversión. Sus parámetros de salida

característicos más relevantes son: Tiempo de

Error por
adquisición
descarga
9 Tiempo de adquisición En inglés, a este
error le llaman
9 Error de ganancia Throughput error

Ideal
9 Tiempo de apertura
Real

9 Error por descarga Tiempo

6
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

De la gráfica anterior se deduce que la máxima frecuencia de muestreo está limitada por el tiempo de
adquisición (TADQ), el tiempo de apertura (TAP) y el tiempo de conversión (TC) del convertidor A/D.
1
FMUESTREO (MAXIMA ) =
TADQ + TAP + TC

En la figura, se muestra el diagrama de bloques genérico de un sistema de conversión A/D.

SALIDA
ENTRADA ADC
S/H DIGITAL
ANALÓGICA (n bits)

SEÑAL DE CONTROL

En los circuitos reales, la estructura genérica de S/H mostrada en la página anterior se modifica ligeramente
para evitar las limitaciones de exactitud y velocidad introducidas por el interruptor y los dos amplificadores en
cascada. La elección del condensador está sujeta también a un compromiso entre exactitud y velocidad; si es
grande aumenta la exactitud (influyen menos las fugas), pero para que se cargue rápidamente al valor final
interesa que sea pequeño.
El circuito que se muestra en la figura permite aumentar la exactitud sin perder R
I2
velocidad. Los dos interruptores se accionan en contrafase; durante el muestreo -
-
se cierra I1 y se compara VO con VI en A1, de modo que se va cargando CH para I1
+A2
VI A1 VO
reducir la diferencia entre las dos. En la fase de retención, se abre I1 y se cierra I2 +
para estabilizar A1. La resistencia R evita que la salida de A1 cargue demasiado a CH
A2 durante la retención.
Muchos S/H comerciales presentan una estructura similar a la comentada, aunque existen otras alternativas
que introducen ciertas mejoras, pero no es nuestro objetivo un análisis con tanto detalle de este tipo de
circuitos.
7
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

CUANTIFICACIÓN: Las muestras de la señal analógica, obtenidas por el S/H, pueden tomar cualquier valor
entre –VS o fondo de escala negativo (-FS) y +VS o fondo de escala positivo (+FS). El nivel de tensión de la
muestra debe ser expresado digitalmente con n dígitos binarios, de modo que es necesario realizar una
cuantificación con un número finito de niveles N=2n (en el caso de que se utilice un código denso).
VS − ( − VS ) 2VS 2FS
Se define el intervalo de cuantificación: q = = =
N N N
FS
Cuando la señal de entrada es unipolar, es decir, varía entre 0 y FS , entonces: q =
N
En la conversión A/D, la cuantificación consiste en particionar el rango [-FS,+FS] en 2n zonas de tensión, de q
voltios de amplitud cada una y establecer una correspondencia entre estas zonas y unos cardinales derivados
del código utilizado. En el caso del convenio del complemento a uno para n dígitos, serían los enteros
comprendidos en el rango [-(2n-1-1), 2n-1-1]. La cuantificación puede ser por truncamiento o por redondeo.
-FS 0 +FS
Tensión de la muestra
Truncamiento: Cardinales en el convenio del
-7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 complemento a uno para n=4
-FS 0 +FS
Tensión de la muestra
Redondeo: Cardinales en el convenio del
-7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 complemento a uno para n=4

Es evidente que en el proceso de cuantificación se comete un error que será menor cuanto mayor sea el
número de zonas, es decir, cuanto mayor sea número de dígitos del convertidor. Esto es lo que se denomina
resolución del convertidor y, normalmente se expresa en bits.
Es obvio que el error de cuantificación (salvo en los extremos del rango de entrada) varía entre 0 y q si se
aplica un truncamiento y, entre –q/2 y +q/2 si se aplica un redondeo.

8
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

En la figura se muestra un ejemplo de cuantificación por VI
Salida cuantificada (VS)
truncado. La tensión analógica de entrada puede variar entre –FS (2n-1-1)q
y +FS. Se ha supuesto un código binario de n dígitos basado en el .

convenio del complemento a uno. .

.

Se observa en la gráfica que para jq ≤ VI < (j+1)q a la salida se le

. . . . .
3q

asigna el valor j, donde j puede tomar valores enteros en el rango 2q

[-2n-1-1,2n-1-1] siendo n el número de dígitos del código utilizado. Señal

q analógica de
En la gráfica inferior se ha representado -FS=-2n-1q -(2n-1-2)q -3q -2q -q entrada (VI)
el error de cuantificación en función de la q 2q 3q 4q (2n-1-1)q +FS=2n-1q

tensión de entrada. Se observa que el -q

error se mantiene entre 0 y -q, excepto -2q

en las proximidades de -FS donde el
. . . . .
error llega a valer q. .
-3q

.
En los convertidores A/D, lo más .
frecuente es que se utilice la -q(2n-1-1)

cuantificación por redondeo, ya que así

el error de cuantificación es menor.
VI Error=VS-VI
Se propone al alumno como ejercicio +q
reproducir las gráficas comentadas para
el caso particular de n=4. Al tratarse de VI
un ejemplo simple con pocos escalones
. . . . . . . . . .
se comprenderá mejor el proceso.

-q

9
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

VI
En la figura se muestra otro ejemplo de cuantificación. Se han Salida cuantificada (VS)
hecho las mismas suposiciones iniciales que en el caso anterior (2n-1-1)q
.
en cuanto al margen dinámico de la tensión de entrada y al tipo de .
código utilizado. .
3q . . . . .

Se observa en la gráfica que para –q/2 ≤ VI < q/2 a la salida se le

asigna el valor cero, para q/2 ≤ VI < 3q/2 a la salida se le asigna el 2q
Señal
valor uno, para 3q/2 ≤ VI < 5q/2 a la salida q analógica de
entrada (VI)
se le asigna el valor dos y así n-1 n-1
-FS=-2 q -(2 -3/2)q -7q/2 -5q/2 -3q/2 -q/2

sucesivamente y, de forma simétrica para q/2 3q/2 5q/2 7q/2 (2n-1-3/2)q +FS=2n-1q

los valores negativos. Se trata, por tanto, -q

de una cuantificación por redondeo. -2q

En la gráfica inferior se ha representado el . . . . . -3q

error cometido en la cuantificación en .
.
función de la tensión de entrada. Se .
observa que el error se mantiene entre -q(2n-1-1)

±q/2, excepto para los valores límite de la

tensión de entrada que el error llega a VI
Error=VS-VI
valer q, positivo o negativo dependiendo
del extremo de VI considerado. q

q/2
De nuevo, y con el mismo fin que en el
. . . . . . . . . . VI
caso anterior, se propone al alumno como
ejercicio reproducir estas gráficas en el
caso particular de n=4. Por simplicidad se -q/2
puede pensar que q es igual a un voltio. -q

10
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

CODIFICACIÓN: Es el proceso mediante el cual se le asigna una Dos ejemplos de codificación unipolar
palabra código a cada uno de los niveles (o zonas) de cuantificación. Binario
Escala natural Escala BCD
Los códigos más utilizados son:
FS-1LSB 1111 FS-1LSB 1001
Códigos unipolares: entrada analógica en el rango [0,+FS] 1110 1000
1101 0111
- Binario natural. 1100 0110
1011 1/2 FS 0101
- BCD natural.
1010 0100
Códigos bipolares: entrada analógica en el rango [-FS,+FS] 1001 0011
1/2 FS 1000 0010
- Binario con el sistema signo-magnitud. 0111 0001
0110 0 0000
- Binario en el convenio del complemento a uno. 0101
0100
- Binario en el convenio del complemento a dos.
0011
- Binario natural desplazado. 0010
0001
La cuantificación está influida por la codificación, pues, el intervalo de 0 0000
cuantificación q depende de la capacidad de codificación del código
utilizado. Suponiendo un fondo de escala de 5
voltios se tiene:
Para cuatro dígitos binarios, si se utiliza el binario natural, q=FS/16 y
En binario natural:
si se utiliza el BCD, q=FS/10. Se ve claramente que la cuantificación
1 LSB = 5/16 =0.3125 V.
depende del código que se adopte.
FS-1LSB = 4.6875 V.
En los códigos ponderados, al bit menos significativo se le llama LSB En BCD:
y su valor analógico es igual a q. De modo que 1 LSB = q y, si el 1 LSB = 5/10 = 0.5 V.
código es unipolar, FS= N LSB (donde N es el número de palabras FS-1LSB = 4.5 V.
que tiene el código).
11
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN A/D Y D/A: GENERALIDADES (continuación)

La representación digital de cantidades que puedan tomar valores positivos o negativos exige tener en cuenta
su signo. Cómo el signo sólo toma uno de dos valores posibles (+ o -) puede ser codificado añadiendo un
dígito denominado de signo (normalmente en la parte izquierda de la palabra código). En las tablas se
muestran cuatro códigos con capacidad para representar números con signo, es decir, que pueden ser
utilizados en la codificación bipolar.

Valor Comple- Comple- Binario Valor Comple- Comple- Binario

absoluto mento a mento a despla- absoluto mento a mento a despla-
Escala y signo uno dos zado Escala y signo uno dos zado
15/16FS 01111 01111 01111 11111 -0 10000 11111 00000 10000
14/16FS 01110 01110 01110 11110 -1/16FS 10001 11110 11111 01111
13/16FS 01101 01101 01101 11101 -2/16FS 10010 11101 11110 01110
3/4FS 01100 01100 01100 11100 -3/16FS. 10011 11100 11101 01101
11/16FS 01011 01011 01011 11011 -1/4FS 10100 11011 11100 01100
10/16FS 01010 01010 01010 11010 -5/16FS 10101 11010 11011 01011
9/16FS 01001 01001 01001 11001 -6/16FS 10110 11001 11010 01010
1/2FS 01000 01000 01000 11000 -7/16FS 10111 11000 11001 01001
7/16FS 00111 00111 00111 10111 -1/2FS 11000 10111 11000 01000
6/16FS 00110 00110 00110 10110 -9/16FS 11001 10110 10111 00111
5/16FS 00101 00101 00101 10101 -10/16FS 11010 10101 10110 00110
1/4FS 00100 00100 00100 10100 -11/16FS 11011 10100 10101 00101
3/16FS 00011 00011 00011 10011 -3/4FS 11100 10011 10100 00100
2/16FS 00010 00010 00010 10010 -13/16FS 11101 10010 10011 00011
1/16FS 00001 00001 00001 10001 -14/16FS 11110 10001 10010 00010
0 00000 00000 00000 10000 -15/16FS 11111 10000 10001 00001
-FS ----- ----- 10000 00000

12
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN DIGITAL – ANALÓGICA

Aunque en la secuencia lógica, dentro de un sistema de adquisición y distribución de señales, la conversión
A/D (entrada) precede a la conversión D/A (salida), resulta que algunos tipos de convertidores analógico-digital
(CAD) están basados internamente en un convertidor digital-analógico (CDA), de modo que conviene estudiar
primero la estructura de estos últimos.
La información de entrada a un CDA viene expresada en alguno de los códigos mencionados anteriormente.
La salida es un nivel de tensión o de corriente obtenido a partir de la palabra código de entrada. Un CDA que
utilice el código binario natural y salida en tensión, a partir de una palabra código de n dígitos, Dn-1Dn-2 ... D1D0,
genera una tensión de salida según la expresión:
(
VOUT = VFS Dn−1 2−1 + Dn−2 2 −2 + ... + D1 2 −n+1 + D0 2−n )
donde VFS es la tensión de fondo de escala.
Característica de transferencia de un CDA
Nótese que el valor máximo de la salida no llega a alcanzar el fondo de ideal de tres dígitos en binario natural
escala. La salida máxima se produce cuando todos los dígitos de FS

entrada valen uno lógico, por tanto: 7/8

VOUT _ MAX = VFS (2−1 −2

+ 2 + ... + 2 −n +1
+2 −n
)= V ( )
2n 2 −1 + 2−2 + ... + 2 −n+1 + 2 −n
=
3/4
1LSB
FS
2n

Salida analógica
(2 )
5/8
n −1
+ 2n−2 + ... + 21 + 20 2n − 1
= VFS ⇒ VOUT _ MAX = VFS n
2n 2 1/2

3/8
En la figura se muestra la característica de transferencia ideal de un
CDA de tres dígitos en binario natural. Obsérvese que la tensión de 1/4

salida, denominada analógica, sólo puede tomar un número finito de 1/8

valores discretos, en general 2n, separados (en amplitud) 1 LSB. No
obstante, aplicando un filtro paso bajo a la salida, estos escalones 000 001 010 011 100 101 110 111
pueden suavizarse hasta eliminarlos prácticamente. Entrada digital

13
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN DIGITAL – ANALÓGICA (continuación)

DIAGRAMA DE BLOQUES DE UN CDA
En la figura se muestra el diagrama de bloques de un CDA genérico.
REFERENCIA
9 La referencia (que puede ser de tensión o de corriente) es necesaria para -VCC +VCC VDD

realizar la conversión. En algunos casos está integrada en el propio CI del ENTRADAS DE

CONTROL SALIDA
convertidor. Interesa que sea muy estable. CONVERTIDOR ANALÓGICA

Cuando es externa al CI, se dice del CDA que es de tipo multiplicador D/A
(CDA)
porque multiplica la entrada de referencia (analógica) por la entrada digital. ENTRADAS
DIGITALES

9 Las entradas de control suelen existir únicamente en aquellos

AGND DGND
convertidores que cuentan con un registro para almacenar el dato digital a
convertir y que son directamente conectables a un microprocesador.
9 Existen generalmente dos terminales de masa. Uno para la parte analógica (AGND) y otro para la parte
digital (DGND). Estas patillas están aisladas internamente para evitar pequeñas diferencias de tensión
producidas por el paso de corrientes de retorno a través de las delgadas líneas internas. Es preferible
conectarlas externamente a una amplia pista de masa del circuito impreso con baja resistencia. Los
fabricantes suelen dar indicaciones precisas sobre esta conexión.
9 Generalmente, los convertidores, requieren una tensión de alimentación bipolar (+Vcc, -Vcc) en la parte
analógica, y unipolar (VDD) en la parte digital. En función del valor de esta última se consiguen interfaces
con las distintas familias lógicas (TTL, CMOS, etc). Es frecuente que VDD se obtenga internamente a partir
de +Vcc y que exista una patilla para fijar los niveles lógicos que acepta el circuito.
9 La salida puede ser en tensión o en corriente. En algunos convertidores coexisten los dos tipos de salida.
9 La resolución (número de dígitos de la entrada) es muy variable, depende del tipo de convertidor y de la
aplicación concreta. Lo normal es que varíe de los ocho dígitos en los más simples a los 20 para
aplicaciones en las que se requiere gran precisión. Valores estándar pueden ser 8, 12, 16, 18 y 20 dígitos.
9 Los tiempos de conversión suelen ir desde más de 100µs hasta menos de 100ns en modelos rápidos.

14
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN DIGITAL – ANALÓGICA (continuación)

Los CDA más comunes son de tipo paralelo, es decir, los que reciben simultáneamente todos los dígitos de la
palabra a convertir. Su estructura general, a nivel de bloques, se muestra en la figura.

REFERENCIA
DE TENSIÓN
O DE
CORRIENTE

SALIDA ANALÓGICA
EN CORRIENTE
ENTRADA DIGITAL

INTERFACE

.....
.....
..... RED RESISTIVA
DIGITAL CONMUTADORES
ELECTRÓNICOS DE PRECISIÓN
(No siempre SALIDA EN
existe) ETAPA TENSIÓN
DE
SALIDA

Suele haber una interface digital que adapta los niveles lógicos de entrada a los requeridos por los
conmutadores electrónicos y retiene la palabra código a convertir durante el tiempo que dura su conversión.
Los conmutadores electrónicos, accionados cada uno por su dígito de entrada correspondiente, conectan o
desconectan (dependiendo del valor del dígito de control) la referencia con la red resistiva que es la que realiza
la conversión.
La salida puede ser directamente en corriente o puede haber una etapa de conversión a tensión.

15
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR D/A CON RESISTENCIAS PONDERADAS VREF ROUT

En la figura se muestra su estructura simplificada, consiste en un IOUT

R
sumador de n entradas ponderadas según el peso de los dígitos DN-1 -
(MSB)
respectivos. Desarrollando la expresión de la corriente de salida resulta: +

⎛D D ⎞ V
(2N−1DN−1 + 2N−2 DN−2 + .... + 2D1 + D0 )
VOUT
D D
IOUT = VREF ⎜ N−1 + N−2 + .... + N−21 + N−10 ⎟ = NREF −1 2R
⎝ R 2R 2 R 2 R⎠ 2 R DN-2
R VREF N−1
VOUT = − OUT N−1
(2 DN−1 + 2N−2 DN−2 + .... + 2D1 + D0 ) Multiplicando y dividiendo por 2N
2 R Vi
IOUT = ∑ y
VOUT = −2VREF OUT (DN−1 2 −1 + DN−2 2 −2 + .... + D1 2 −n+1 + D0 2 −n )

....
R Ri
R Vi
VOUT = −∑ ⋅ R OUT
La salida es proporcional al valor de la entrada digital y el fondo de D0
2N-1R Ri
escala sería: R (LSB) donde Vi = VREF ⋅ Di
VFS = −2VREF OUT
R
En este tipo de convertidores, la precisión y la repetibilidad en la conversión dependen:
ƒ de la tensión de referencia VREF,
ƒ de la exactitud de las relaciones entre los valores de las resistencias y
ƒ de la dispersión entre los coeficientes de temperatura de las mismas.
9 Otra fuente de error es la resistencia de los conmutadores electrónicos que es mayor que cero en
conducción. Es preciso minimizar esta resistencia para que sea despreciable frente al resto de resistencias
del circuito.
9 Al aumentar el número de dígitos del convertidor cada vez son más elevadas las relaciones entre los
valores de las resistencias y es más complicado implementarlas con precisión. Además, como
consecuencia de las dispersiones en los coeficientes de temperatura, los errores de origen térmico se
acentúan. De modo que este método es utilizado para convertidores de hasta 8 dígitos.

16
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR D/A CON RESISTENCIAS EN ESCALERA

El circuito de la figura tiene una red de resistencias I I/2
R I/4 R
I/2N-1
R
...
en escalera con sólo dos valores (R y 2R). VREF
Obsérvese que la resistencia equivalente entre VREF
2R 2R 2R 2R 2R
y masa siempre tiene valor R. Por tanto, la fuente de VREF
I/2 I/4 I/8 I/2N I=
referencia está cargada con una corriente constante R
independientemente de la palabra de entrada. Cada .... ROUT
vez que se bifurca la corriente, encuentra por ambos IOUT
caminos la misma resistencia de valor 2R. De modo _

que la corriente queda dividida por 2 en cada bit

+
según se avanza del MSB al LSB. Los interruptores DN-1(MSB) DN-2 DN-3 D0(LSB) VOUT

derivan la corriente a masa, al margen del valor de

su dígito de entrada; la corriente se deriva a la VREF ⎛ DN−1 DN−2 D D ⎞
IOUT = ⎜ + + .... + N1−1 + N0 ⎟ =
masa real, si el dígito correspondiente toma el valor R ⎝ 2 4 2 2 ⎠
0, ó a la masa virtual (a través del A.O. de salida) si V
(
= REF DN−1 2−1 + DN−2 2 −2 + ... + D1 2−N+1 + D0 2 −N
R
)
toma el valor 1.
Dado que en esta estructura hay sólo dos valores de ( R
)
VOUT = − VREF OUT DN−1 2 −1 + DN−2 2−2 + .... + D1 2−N+1 + D0 2−N
R
resistencia distintos, la exactitud y el apareamiento
térmico son mejores que con la red ponderada. Además, al conducir cada resistencia siempre la misma
corriente, no se producen transitorios de carga y descarga de los condensadores parásitos ya que su carga
permanece constante, por tanto, la velocidad es mayor. El precio que se paga por estas mejoras es que ahora
se emplean dos resistencias por cada bit.
En los modelos con salida en corriente y resolución elevada, si se obtiene una salida en tensión, los errores que
introduce el A.O. externo añadido pueden superar con creces a los del propio CDA. Por tanto, su elección debe
ser muy cuidadosa. En algunos modelos, la resistencia de realimentación (ROUT) es interna al CDA, esto
permite que esté apareada térmicamente con las resistencias de la escalera, reduciéndose así la deriva por
temperatura.
17
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

FUNCIONAMIENTO BIPOLAR DE LOS CONVERTIDORES D/A

Para conseguir que un CDA funcione de forma bipolar existen diversas alternativas. Las soluciones que, en
general, adoptan los fabricantes están encaminadas a facilitar la obtención, a partir del mismo chip, de un
convertidor D/A unipolar o bipolar. En este sentido, el procedimiento más utilizado consiste en derivar una
parte de la corriente (corriente de offset) que llega al nudo suma de manera que a la salida sólo llega la parte
restante. Normalmente, este desplazamiento de corriente es igual al valor de la que aporta el dígito más
significativo (MSB).
Esto supone que si: IOUT =
VREF
R
(
DN−1 2−1 + DN−2 2 −2 + ... + D1 2−N+1 + D0 2 −N )
VREF
Se obtiene una corriente de salida: I'OUT =
R
(DN−12−1 + DN−2 2−2 + .... + D12−N+1 + D0 2−N ) − REF 2−1
V
R
Que es equivalente a realizar un desplazamiento de la mitad del fondo de escala.
ROUT
ESCALA IOUT S3S2S1S0 ESCALA I’OUT S3S2S1S0 CDA UNIPOLAR CDA BIPOLAR
IOUT I’OUT
FS-1LSB 15 1111 FS/2-1LSB 7 1111 FS-1LSB FS/2-1LSB
CONVERTIDOR - . 14 1110 . 6 1110
R-2R
. 13 1101 . 5 1101
IOFFSET + VOUT . 12 1100 . 4 1100
ROFFSET . 11 1010 . 3 1010
. 10 1010 . 2 1010
VOFFSET (polaridad opuesta a VREF) . 9 1001 . 1 1001
FS/2 8 1000 0 0 1000 FS/2 0
. 7 0111 . -1 0111
En la figura se muestra un ejemplo en el que . 6 0110 . -2 0110
. 5 0101 . -3 0101
se transforma un convertidor unipolar R-2R . 4 0100 . -4 0100
en uno bipolar. Se ha añadido una tensión .
.
3
2
0011
0010
.
.
-5
-6
0011
0010
(VOFFSET) y una resistencia (ROFFSET) que . 1 0001 . -7 0001
0 0 0000 -FS/2 -8 0000 0 -FS/2
permiten extraer del nudo la corriente IOFFSET.
Se debe ajustar ROFFSET para que se cumpla que IOFFSET=VREF/(2R). De modo que VOFFSET/ROFFSET=-VREF/(2R)
En general, los fabricantes dan amplia información acerca de cómo obtener, con sus CI, convertidores D/A con
salida bipolar o unipolar, ofreciendo normalmente varias alternativas.
18
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR D/A COMERCIAL (DAC 0800)

Se trata de un DAC de 8 bits cuya estructura interna está basada en una escalera R-2R.
VREF
IREF =
RREF

Si R15≈RREF
se cancela
el efecto de
IBIAS
ESTRUCTURA INTERNA SIMPLIFICADA CONEXIONADO TÍPICO

ENCAPSULADO
(
IO = IREF B8 2−1 + B7 2 −2 + ... + B 2 2 −7 + B1 2−8 )
255
IO + IO = IREF
(
IO = IREF B8 2−1 + B7 2 −2 + ... + B 2 2 −7 + B1 2−8 ) 256

La entrada VLC (pin 1) permite fijar los niveles lógicos requeridos en las entradas
digitales. Esto facilita la conexión con circuitos digitales de diferentes familias
lógicas (TTL, CMOS, NMOS, ECL, etc. VLC a masa para TTL).
La alimentación es simétrica (V+ y V-) en un amplio margen (de ±4.5V a ±18V).
El terminal de compensación (pin 16), por recomendación del fabricante, se debe
conectar a través de un condensador de 10nF a –VCC.

19
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR D/A COMERCIAL (DAC 0800) (Continuación)

CONFIGURACIÓN CON SALIDA EN TENSIÓN UNIPOLAR

CONFIGURACIÓN CON SALIDA EN TENSIÓN BIPOLAR

Donde X es la palabra
código de entrada

En el operacional se cumple que V+=V-, por tanto:

− IO RL = EO − IORL

Llamando X a la combinación binaria de entrada:

En forma de tabla la salida quedaría según se muestra.

IO =
IREF V
X = REF X e IO =
IREF
(255 − X) = VREF (255 − X)
256 256RL 256 256RL

Sustituyendo en la expresión anterior y despejando:

⎛ 2 X 255 ⎞
EO = VREF ⎜ − ⎟
⎝ 256 256 ⎠
Expresión que coincide con la de la figura.

20
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

EJEMPLO DE CDA DIRECTAMENTE CONECTABLE A UN MICROPROCESADOR

Resistencia de
realimentación
interna, para facilitar
el apareamiento
térmico.

DAC0830

Estas cinco patillas de control y el doble

registro de entrada confieren a este circuito
una gran flexibilidad de uso.

En el cronograma se muestra un ejemplo típico de

conversión controlada por el microprocesador. Los
eventos, enumerados según ocurren en el tiempo,
son: selección del chip (CS’=0), estabilización del dato
a convertir, orden de conversión (WR’=0) y por último,
transcurrido el tiempo de conversión, la salida
analógica está disponible.

21
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

EJEMPLO DE CDA DIRECTAMENTE CONECTABLE A UN MICROPROCESADOR (Continuación)

Según se comentó en la transparencia anterior, el DAC8030 está dotado de múltiples entradas de control y
cuenta con dos registros internos. Esto le confiere al convertidor una gran variedad de modos de uso y
direccionamiento.

En la figura se muestra un ejemplo de utilización

conjunta de varios convertidores, direccionados por un
decodificador, que realizan una conversión simultánea
de tres canales. El decodificador permite el
direccionamiento alternativo de los convertidores
(activando el CS’ correspondiente). Manteniendo
XFER’ a nivel alto, las sucesivas ordenes de WR’
cargan el dato a convertir en el registro de entrada de
cada convertidor, permaneciendo bloqueado el
segundo. Una vez que los registros de entrada están cargados, una orden XFER’, común para los tres,
transfiere el dato al segundo registro y se desencadena una conversión simultánea en los tres CDA. Esta
variedad de señales de control y la existencia de varios registros internos es frecuente en los convertidores
directamente conectables a un microprocesador que, en la actualidad, son la mayoría.
22
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ELEMENTOS AUXILIALES EN LOS CONVERTIDORES D/A

El amplificador operacional de salida y la fuente de tensión de referencia, pueden ser considerados como
elementos auxiliares, necesarios en la conversión A/D. Aunque la referencia de tensión en ocasiones está
integrada en el propio convertidor, por razones de velocidad, disipación, flexibilidad en la configuración de
salida, etc, el A.O. no lo suele estar.
La elección del A.O. de salida debe hacerse buscando que presente las siguientes características:
9 Alta impedancia de entrada.
9 Pequeñas tensiones de offset. overshoot

9 Buena respuesta transitoria (es decir).

500mV/div
ƒ Retardo de propagación pequeño.

b
SR=b/a V/µS
ƒ Slew-rate alto. Se mide en V/µS.
ƒ Overshoot (sobreimpulso) pequeño. a

En la gráfica se muestra la salida de un operacional en función del

tiempo. Se resaltan los parámetros slewrate y overshoot. 2µs/div

La característica que se requiere del circuito que proporciona la tensión de referencia es, fundamentalmente,
que mantenga una tensión (VREF) estable, poco dependiente de la carga y con mínimas derivas respecto de la
tensión de alimentación, temperatura, envejecimiento, etc.
Los fabricantes suelen ofrecer entre sus productos fuentes de referencia integradas con muy buenas
características de estabilidad. Algunos de estos CI proporcionan tensiones de referencia fijas y sólo es
necesario añadir algún condensador a su entrada y salida. También existen fuentes de referencia que permiten
obtener diferentes valores de tensión sin más que añadir algún componente externo, son las denominadas
referencias programables.

23
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ESPECIFICACIONES DE LOS CONVERTIDORES D/A

Distinguiremos entre los parámetros del convertidor y los diferentes errores que presenta.
PARÁMETROS DE LOS CDA
Resolución: Es el mínimo cambio incremental de la salida analógica. Su valor es FS/2N, donde N es el
número de bits del convertidor. Así, por ejemplo, si se trata de un convertidor unipolar de 8 bits y el fondo de
escala es 5V, la resolución sería 5/28=19.5 mV. Es frecuente referirse a la resolución con el número de bits.
Tiempo de conversión o establecimiento (settling time): Es el tiempo
1/2LSB
que transcurre desde que a la entrada del DAC se presenta una combina- FS
1/2LSB
ción binaria hasta que la señal analógica de salida adquiere el valor que le

Salida del DAC

corresponde, dentro de un margen que generalmente es ±1/2 LSB. La entrada pasa
de 0 a 2N-1
El tiempo de conversión depende de la magnitud del cambio en la salida.
Por ello en los catálogos se especifica el tiempo de conversión para el
caso más desfavorable que tiene lugar cuando la entrada pasa de 0 a 2N-1.
Conversión unipolar/bipolar: Esta característica indica la posibilidad de
que los CDA acepten códigos de entrada unipolares y/o bipolares. 0
Tiempo
conversión
Códigos digitales de entrada: Indica el código de entrada al convertidor.
Interface digital: TTL, CMOS, ECL, etc.
Tensión de referencia: Puede ser interna o externa. Generalmente en los DAC’s de hasta 8 bits la tensión de
referencia es externa, para resoluciones superiores se suele incluir en el propio CI del DAC.
Salida analógica: Puede ser en corriente o en tensión.
Margen dinámico de la señal de salida: Es el rango de variación de la corriente o la tensión de salida.
Sensibilidad ante variaciones de la tensión de alimentación: Se suele expresar en % del fondo de escala
referido al % de variación de la fuente.
24
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ERRORES EN LOS CONVERTIDORES D/A

FS
Error de cero (offset error):
7/8

Es el valor de la señal de salida del CDA cuando se pone en la entrada

3/4
la palabra código cero. Es debido a la existencia de una traslación de

Salida analógica
la característica de transferencia real respecto de la ideal. 5/8

Normalmente, es posible corregirlo con el uso de un potenciómetro de 1/2

ajuste de cero (“offset”) externo al C.I. Cuando la salida en tensión se 3/8

obtiene añadiendo un A.O. externo, este ajuste debe hacerse sobre el
1/4
operacional de modo que quede corregido también su propio offset. El
error de “offset” suele expresarse en % del FS, o bien en fracciones de 1/8
LSB.
000 001 010 011 100 101 110 111
Entrada digital
FS

7/8
Error de ganancia (gain error):
3/4
Este error se manifiesta como una diferencia entre la pendiente de la

Salida analógica
característica de transferencia real y la pendiente de la característica 5/8

de transferencia ideal.
1/2

Los fabricantes, suelen dar esta diferencia entre ambas rectas de

3/8
forma porcentual tomando como referencia el nivel de salida FS-1LSB
y suponiendo que el error de cero es nulo. 1/4

Este error también puede corregirse mediante el ajuste de un 1/8

potenciómetro.
000 001 010 011 100 101 110 111
Entrada digital

25
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ERRORES EN LOS CONVERTIDORES D/A (continuación)

FS
Error de linealidad (linearity error):
7/8

Este error se produce cuando para incrementos iguales en el código de

3/4
entrada el CDA genera incrementos desiguales en la señal analógica

Salida analógica
de salida. Entre otras causas menos evidentes, el error de linealidad es 5/8

consecuencia directa de los desapareamientos que aparecen en la red 1/2

resistiva del convertidor.
3/8
Se dice que un CDA es monótono cuando para combinaciones binarias
1/4
crecientes en la entrada, genera siempre incrementos con el mismo
signo en la señal de salida. 1/8

Como consecuencia de su origen, el error de linealidad no es posible

000 001 010 011 100 101 110 111
corregirlo mediante ajustes externos. Entrada digital
FS

Error de monotonicidad (monotonicity error): 7/8

Se produce cuando para combinaciones de entrada crecientes, la señal 3/4

Salida analógica
de salida no experimenta siempre incrementos con el mismo signo. 5/8

Tanto el error de linealidad como el de monotonicidad, que se puede 1/2

considerar un caso extremo de falta de linealidad, es más acusado en
3/8
los convertidores de resistencias ponderadas, dada la dificultad que
supone obtener resistencias estables de valores pertenecientes a 1/4
ordenes de magnitud tan diferentes.
1/8

000 001 010 011 100 101 110 111

Entrada digital

26
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ERRORES EN LOS CONVERTIDORES D/A (continuación)

Error de transición (efecto “glitch”): En este instante la entrada pasa de 1010 a 0101

Los conmutadores electrónicos utilizados en los tON-OFF INT D

convertidores D/A presentan tiempos de conmutación tON-OFF INT B
tOFF-ON INT C
diferentes en su paso de ON a OFF y de OFF a ON, tOFF-ON INT A
además, el mismo tipo de transición necesita tiempos
diferentes en conmutadores diferentes. Esto puede dar D 1 1 1 1 0

lugar a señales de salida transitorias (“glitches”) cuando, C 0 0 1 1 1

en la entrada, se produce una transición entre dos B 1 1 1 0 0

palabras. El caso más desfavorable se presenta cuando A 0 1 1 1 1

cambian de valor todos los dígitos.
FS Salida analógica
Supóngase un CDA de 4 dígitos en el que, en un
determinado momento, la entrada pasa de “1010” a
“0101”. Como han cambiado todos los dígitos, deben
conmutar todos los interruptores. Al no producirse las
Transitorio
conmutaciones simultáneamente se produce un
transitorio del estilo del que se muestra en la figura y Tiempo de conversión
0
cuyos efectos se pueden ver en el cronograma.
D C B A D C B A D C B A D C B A D C B A
1 0 1 0 → 1 0 1 1 → 1 1 1 1 → 1 1 0 1 → 0 1 0 1
ON OFF ON OFF ON OFF ON ON ON ON ON ON ON ON OFF ON OFF ON OFF ON

Aunque los “glitches” son de corta duración, su efecto en la corriente de salida puede ser importante,
atenuándose si la salida es en tensión debido a las limitaciones que impone el “slewrate” del A.O. de salida.
Existen procedimientos para reducir estos “glitches”, pero no los vamos a describir al exceder el nivel del curso.
Los CDA que utilizan estas técnicas se conocen con el nombre de convertidores “deglitcher”.

27
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERSIÓN ANALÓGICA – DIGITAL

La variedad de circuitos empleados para la conversión A/D es mayor que en la conversión D/A. Los CAD
pueden ser con salida paralelo o con salida serie. En los CAD con salida paralelo todos los dígitos de la
palabra de salida están disponibles simultáneamente (cada dígito en un terminal independiente).
Los convertidores con salida serie codifican también la muestra analógica de entrada mediante una
combinación binaria, pero en vez de presentarla en paralelo a la salida lo hacen en serie a través de un único
terminal. Este tipo de convertidores son adecuados en aplicaciones donde la información digital debe ser
transmitida a distancia o cuando conviene conseguir aislamiento por medio de optoacopladores. Básicamente
los convertidores con salida serie se realizan mediante un CAD con salida paralelo seguido de un registro de
desplazamiento paralelo-serie.
CONVERTIDORES A/D CON SALIDA PARALELO.
Son los más utilizados, se pueden clasificar en: Convertidor de lazo abierto

ƒ CAD’s de lazo abierto y SALIDA

ENTRADA
ANALÓGICA
CAD DIGITAL
ƒ CAD’s de lazo cerrado.
En los primeros no existe realimentación interna, la salida
digital se obtiene de forma directa a partir de la entrada. Convertidor de lazo cerrado
ENTRADA _
En los segundos existe un lazo de realimentación que ANALÓGICA
incluye un CDA. En todo momento se está comparando la +
entrada analógica con el equivalente analógico de la CIRCUITO
salida digital. El circuito digital reajusta su salida en DIGITAL
función del resultado de la comparación. La salida digital
se estabiliza cuando la diferencia entre la salida del CDA
y la entrada analógica es menor que el intervalo de CDA
SALIDA
DIGITAL
cuantificación.

28
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DEL PATILLAJE DE UN CONVERTIDOR A/D GENÉRICO

Aunque no todos los C.I. CAD son iguales, se puede hablar de unos terminales genéricos comunes a un gran
número de convertidores. VCC VCC
ANALÓGICA DIGITAL VREF
Tensiones de alimentación: Normalmente estos C.I. + - + - + -
se alimentan con tensión bipolar en la parte analógica
y unipolar en la parte digital. Normalmente esta última ENTRADA
ANALÓGICA SALIDA
se obtiene internamente a partir de la primera.
DIGITAL
AGND CAD
Tensión de referencia: Se puede decir aquí lo mismo
RELOJ DGND
que ya se dijo en el caso de los CDA.
Terminal de entrada de la señal analógica: Entre este
terminal y el de AGND se aplica la señal a convertir.
INICIO FIN UNIP. OTROS T. DE
CONV. CONV. BIP. CONTROL
Salida digital: Puede ser serie o paralelo (en algunos casos
se puede seleccionar el tipo de salida). Los niveles lógicos de salida se obtienen con respecto a la masa digital
(DGND). En ocasiones la salida es triestado y está controlada por un terminal denominado OUTPUT ENABLE
o CHIP SELECT. Esto facilita la conexión a un microprocesador.
Terminales de masa: Existen dos terminales de masa (AGND y DGND) que no están conectados entre sí por
las razones ya expuestas cuando hablamos de los CDA. Externamente se deben conectar entre sí.
Entrada de reloj: En muchos convertidores existen circuitos secuenciales tales como registros y contadores.
Esto hace necesaria la existencia de una señal de reloj que en algunos casos la genera el propio C.I.
Terminales de inicio y fin de conversión: El proceso de conversión comienza al introducir un pulso del nivel
adecuado en la entrada de inicio de conversión (SC). Cuando la conversión ha terminado, el ADC devuelve un
pulso por la salida de fin de conversión (EOC).
La frecuencia de muestreo la imponen los pulsos aplicados al terminal de inicio de conversión. Es evidente que
la frecuencia de estos pulsos no puede superar la que se deriva del tiempo de conversión del propio ADC.
29
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DEL PATILLAJE DE UN CONVERTIDOR A/D GENÉRICO (continuación)

La salida de fin de conversión, se puede utilizar para dar la orden de un nuevo inicio de conversión. De esta
manera se logra un funcionamiento ininterrumpido del convertidor de forma autónoma sin depender de las
ordenes de inicio de conversión procedentes de otro circuito, como por ejemplo un microprocesador. En este
modo de funcionamiento (modo libre), la frecuencia de muestreo será la inversa del tiempo de conversión. Es
preciso, no obstante, utilizar la circuitería necesaria para garantizar el arranque inicial. En la figura se muestra
una posible solución.
R
VCC
EOC’
C CAD
SC’

Desde el instante que se alimenta el sistema y durante un tiempo, que depende de la constante de tiempo de
la red RC, la tensión del condensador (VC) permanecerá a nivel lógico bajo (VC<VILMAX). Por tanto en el instante
inicial el CAD recibe una orden de inicio de conversión (un nivel bajo en SC’). Transcurrido el transitorio
posterior al arranque, el condensador queda cargado a VCC y, por tanto, las posteriores órdenes de conversión
procederán de la línea que indica fin de conversión (EOC’).
Funcionamiento unipolar/bipolar: En algunos CADs existe una entrada que permite establecer el modo de
funcionamiento unipolar o bipolar.
Otros terminales de control: En algunos CADs existen terminales de control que pueden realizar funciones
diversas. Así, por ejemplo, es frecuente la existencia de terminales de que permiten seleccionar uno entre
varios códigos de salida. Por otra parte, cuando el CAD está pensado para ser compatible con un
microprocesador, suele disponer de terminales tales como “chip select” (CS), lectura de datos (RD),
habilitación de salida (OE), etc.

30
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR A/D SIMULTÁNEO (FLASH)

Se trata de un convertidor en lazo abierto. En la figura se muestra su estructura para una resolución de N
dígitos. El proceso de cuantificación lo realizan el divisor de tensión resistivo de 2N-1 niveles y los 2N-1
comparadores. Cada toma intermedia del divisor resistivo se conecta a la entrada inversora de un comparador,
cuya otra entrada está conectada a la entrada analógica a través de un S/H. Cuando el circuito S/H retiene una
muestra, todos los comparadores cuya tensión de referencia es menor que la de la muestra dan “1” en la
salida, mientras que aquellos cuya tensión de referencia es mayor dan un “0”. El codificador recibe estos
niveles y genera la palabra código correspondiente y es transferida al registro de salida.
Observando el divisor de tensión, fácilmente se comprueba M’/R

que la cuantificación es por redondeo. En este ejemplo, la ENTRADA S/H

ANALÓGICA
entrada puede variar de 0 a VREF. Si la señal de entrada es VREF
bipolar y varia entre ±VREF, el divisor debería ser duplicado V2N

por reflexión desde el punto que está conectado a masa y 3q/2

+
CK
alimentado a ±VREF. Por tanto, sería necesario un dígito más. R1=1.5R
-
2N-1 D2N-1
V2N-1
Este método de conversión es el más rápido disponible q
+
R
comercialmente. Se pueden alcanzar frecuencias de

REGISTRO DE SALIDA
2N-2 D2N-2
muestreo de hasta 500x106 m/s.
-

CODIFICADOR CON PRIORIDAD

.....
SALIDA
Su principal inconveniente es que necesita, para N dígitos,

N
DIGITAL
2N-1 comparadores y, si N es grande, la complejidad del +

circuito puede llegar a ser muy alta. Este hecho pone límites R
2 D2
en la práctica al número de dígitos de estos convertidores. V2 -

+
q
Dada su complejidad estructural, estos convertidores sólo se R
1 D1
pueden concebir como circuitos integrados de alta escala de V1 -

integración. Comercialmente están disponibles con una q/2 R2=0.5R

resolución de hasta 11 o 12 dígitos.
SELECCIÓN DE CÓDIGO

31
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR A/D DE RAMPA SENCILLA

INICIO DE
En este tipo de convertidores, se genera un pulso CONVERSIÓN (IC) CIRCUITO
cuya duración es proporcional a la tensión de FIN DE DE CONTROL
CONVERSIÓN (FC)
entrada. El pulso se genera comparando la rampa
(VR) que se genera a integrar la tensión de DESCARGA
CONDENSADOR (VD)
M’/R

referencia con la muestra de la tensión de entrada

(VIH). Durante el tiempo que dura este pulso, se C
cuentan los pulsos de una onda cuadrada de -VREF
R
-
periodo T. El número (N) de pulsos contados es, VR
+ RESET
S
por tanto, proporcional a la tensión de la muestra. + R
Q
CK CONTADOR
En la figura se muestra un diagrama simplificado GENERADOR -
DE RAMPA COMPARADOR
de este convertidor y un cronograma que muestra
el principio de conversión. ENTRADA
ANALÓGICA S/H
VIH RELOJ
REGISTRO
(VI) LOAD
DE SALIDA
1 t 1 tV V VREF
(t − t1 )
t
VR = ∫ iCdt = ∫ REF dt = REF ∫t1 dt = RC SALIDA
C t1 C t1 R RC DIGITAL

VIH =
VREF
(t 2 − t1 ) y t 2 − t1 = NT ⇒ N=
RC
VIH IC
RC T · VREF
VIH

En esta última expresión queda clara la dependencia

lineal entre la salida digital (N) y el valor de la muestra de VR

entrada (VIH). Se deduce fácilmente que el tiempo de

Q
conversión máximo (cuando VIH=VREF) es igual a RC.
CK

Este tipo de CAD se caracteriza por su simplicidad, por LOAD

su lentitud y por su limitada precisión, dependiente de la RESET
estabilidad de la tensión de referencia, de R, de C y de la
t1 t2
frecuencia de la señal de reloj.
32
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR A/D DE DOBLE RAMPA

INICIO DE CONVERSIÓN (IC)
CIRCUITO DE CONTROL
Con el fin de evitar los errores introducidos por FIN DE CONVERSIÓN (FC)

las derivas de R, C y de la frecuencia de reloj,

se realiza un proceso de doble integración. En DESCARGA
primer lugar se integra la tensión analógica de -V RESET OVF
REF CK CONTADOR
C
entrada hasta el desbordamiento del contador, M’/R
K
y a continuación, partiendo del valor R
COMPARADOR
-
alcanzado, se integra la tensión de referencia VR
-
REGISTRO
(-VREF) hasta que el integrador alcanza el valor CONMUTADOR + LOAD
INTEGRADOR DE SALIDA
ANALÓGICO
cero. La salida digital sería el número de +

VIH SALIDA
pulsos contados durante el segundo proceso ENTRADA
RELOJ
DIGITAL
de integración. ANALÓGICA S/H
(VI)
t0 t1
TX
t
En el intérvalo [0, t 0 ], VR = − VIH IC

RC
VR
DESBORDAMIENTO CONTADOR
En [t 0 , t1], VR = − IH t 0 + REF (t − t 0 )
V V PENDIENTE=VREF/RC
RC RC
V V
En t = t1, VR ( t1 ) = − IH T 2K + REF TX = 0 PENDIENTE=-VIH/RC
RC RC
2K
Como TX = NT, se deduce que N = VIH
VREF fCK=1/T CUENTA DE 0 A 2K N

De modo, que N es independiente de R, CK

de C y de la frecuencia de la señal de reloj, tC. En el caso peor, tCMAX=2KT+(2K-1)T

si se considera que el valor de estos pará-
metros no fluctúa durante el tiempo de conversión. La precisión del convertidor sólo depende de la linealidad
del integrador y de la estabilidad de VREF. La desventaja es que el tiempo de conversión es largo y variable.

33
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR A/D DE RAMPA EN ESCALERA

INICIO DE
Se trata del caso más simple de convertidor A/D en CONVERSIÓN (IC) CIRCUITO
lazo cerrado. En la figura se muestra su estructura FIN DE DE CONTROL
CONVERSIÓN (FC)
simplificada y un ejemplo de conversión. En este M’/R

ejemplo, por simplificar se ha considerado que no ENTRADA VIH

ANALÓGICA S/H
+
existe circuito de muestreo retención y que el (VI)
VC
RESET
-
convertidor trabaja en modo libre. CK
CONTADOR
COMPARADOR
Se basa en un contador ascendente que empieza a RELOJ
contar desde cero en el instante que recibe la orden
VO
de inicio de conversión. Cuando el equi- CDA

valente analógico de la salida del conta- V

dor (obtenido con un CDA) alcanza a la VREF
muestra de entrada se detiene la cuenta SALIDA REGISTRO
LOAD
VO DIGITAL
y el contenido del contador se transfiere DE SALIDA

al registro de salida.
VI
Un inconveniente importante de este ti-
po de CADs, es su lentitud. Al comenzar
la cuenta siempre desde cero, el tiempo
de conversión es directamente propor-
cional a la magnitud de la señal analó-
gica a convertir y, por tanto, será máxi-
mo cuando la entrada analógica valga
t
FS. Para conseguir tiempos de conver-
sión aceptables será necesario utilizar frecuencias de reloj altas.
Por ejemplo, para un convertidor de N=12 bits con una frecuencia de reloj de 1 MHz, el tiempo de conversión
máximo será: tCMAX=(212-1)·1 µs ≈ 4.1 ms.

34
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR A/D DE RAMPA CONTINUA

INICIO DE
Este convertidor se basa en el mismo principio de CONVERSIÓN (IC) CIRCUITO
funcionamiento que el de rampa en escalera. La FIN DE DE CONTROL
CONVERSIÓN (FC)
única diferencia consiste en que, en este caso, el M’/R

contador no parte siempre desde cero, si no que la ENTRADA VIH

ANALÓGICA S/H
+
cuenta se inicia donde se quedó en la conversión (VI)
VC
UP/DOWN
-
anterior, incrementándose o decrementándose para CK
CONTADOR
seguir a las variaciones de la señal de entrada. Es COMPARADOR
RELOJ
obvio que de esta forma se reduce en tiempo de
conversión, sobre todo con señales de variación VO
DAC
lenta.
V
La máxima derivada de la tensión de VREF
entrada está limitada por la frecuen- SALIDA REGISTRO
LOAD
DIGITAL
cia de reloj (fR), pues la salida del VI
DE SALIDA

CDA sólo cambia 1LSB en cada

periodo de la señal de reloj. Si la
tensión del fondo de escala es VFS,
VO
tendremos:

dVI 1LSB VFS 2n VFS fR

= = = n
dt max 1 fR 1 fR 2
Cuando la señal de entrada es de
variación rápida o procede de cana- t
les distintos, y por tanto, las mues-
tras sucesivas pueden tener valores muy diferentes, este tipo de convertidores no es adecuado.
Por último, como lo normal en estos convertidores es que la salida siga a la entrada, se puede eliminar el S/H.

35
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONVERTIDOR A/D DE APROXIMACIONES SUCESIVAS

El algoritmo de aproximaciones IC
CIRCUITO
FS
RELOJ
sucesivas ofrece un buen compro- DE CONTROL
Tiempo de conversión
FC
miso entre velocidad y compleji- M’/R
Periodo de la
dad y es el más utilizado en apli- VI
VIH señal de reloj
+
caciones de propósito general. S/H VC

-
El método consiste en ir comparando COMPARADOR CK REGISTRO SAR
la tensión de entrada (VI) con una
tensión analógica (VO) generada VI

1/16FS
1/64FS

1/4FS
V
internamente con un CDA, cuya DAC
O 1/32FS

entrada digital se incrementa o

1/8FS
decrementa según que el resultado

Entrada analógica
VREF
de la comparación indique, SALIDA REGISTRO
LOAD
respectivamente, que la tensión de DIGITAL DE SALIDA

entrada es superior o inferior a la

tensión generada internamente. En la figura se muestra cómo se van asignando
los bits de salida en función de la comparación. Al empezar la conversión se
aplica al CDA la palabra de entrada 100...00, y luego se van probando y

1/2FS
asignando los bits de menor peso, según un proceso dicotómico que permite que
la salida del CDA converja con la entrada analógica. Según se desprende de la
gráfica, cuando termina la conversión, la diferencia entre la entrada analógica y la
salida del CDA, es decir, el error de cuantificación, vale como máximo 1LSB.
Según se desprende del principio en el que se basan estos convertidores, el t
tiempo de conversión es igual al periodo de la señal de reloj multiplicado por el
número de dígitos. En los CAD comerciales de este tipo, por cuestiones menores 1 0 1 0 1 1
no comentadas aquí, puede no ser exactamente así, pero en todo caso el tiempo
de conversión es independiente del nivel de la entrada analógica. Palabra de salida

36
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR A/D COMERCIAL (CDA 0801)

Se trata de un CAD de 8 bits de
aproximaciones sucesivas con salida
triestado y directamente conectable al
bus de un microprocesador.
Las señales de control CS’ (chip select),
WR’ (write) y RD’ (read), permiten
direccionar el chip, dar la orden de inicio
de conversión (escritura) y realizar la
lectura de datos tras la conversión. La
línea INTR’ genera la señal de fin de
conversión. Esta línea permanece a
cero mientras el dato no es leído o se
da una nueva orden de conversión.
Con CS’=1 el chip no está seleccionado
y las salidas de datos están en estado
de alta impedancia.

37
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR A/D COMERCIAL (CDA 0801) (continuación)

Inicio de conversión: La orden de inicio
de conversión se genera direccionando el
CI (CS’=0) y dando una orden de escritura
(WR’=0). En el cronograma se muestra la
secuencia de eventos.
Obsérvese, que si el dato procedente de la
conversión previa no ha sido leído, la
señal INTR’, que estará a cero, se pone a
uno en el flanco de bajada de WR’. El
proceso de conversión se inicia en el
flanco de subida de WR’. Aunque deben
transcurrir de 1 a 8 ciclos de reloj externo
hasta que empieza la conversión
propiamente dicha.
Fin de conversión: El final de la conversión lo
indica la salida INTR’ poniéndose a nivel bajo.
Lectura de datos: La lectura de datos se realiza
direccionando el chip (CS’=0) y dando una orden
de lectura (RD’=0). El flanco de bajada de RD’
desencadena la puesta a uno de INTR’ y la
aparición del dato convertido en el bus de datos.
Mientras RD’ permanece a nivel alto, aunque el
C.I. esté direccionado, las salidas de datos se
encuentran en estado de alta impedancia.

38
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR A/D COMERCIAL (CDA 0801) (continuación)

Señal de reloj: Se puede obtener de dos formas:
Utilizando un generador externo conectado a la patilla 4.
Poniendo una resistencia (R) entre los terminales 19 y 4 y un
condensador (C) entre el 4 y masa. En este caso la frecuencia de reloj
viene dada por la expresión:

1 1
fCLK = ≈
RC·ln 3 1.1⋅ RC

Entrada analógica: Dispone de dos entradas analógicas (Vin(+) y Vin(-)) a las que no se debe aplicar
tensiones superiores a Vcc ni inferiores a 0V. Obsérvese en el diagrama de bloques interno que están
protegidas contra sobretensiones con una red de diodos. Como las señales aplicadas a las entradas
analógicas se restan (véase la estructura interna del convertidor), la conversión se realiza sobre la diferencia
de potencial entre estas dos entradas.
Esta particularidad tiene algunas ventajas:
Para tensiones de entrada diferenciales se reduce el efecto del ruido común.
La entrada Vin(-), puede ser utilizada para restar un valor constante a la magnitud de entrada aplicada a
Vin(+), lo que permite fijar, dentro de unos márgenes, el rango de la entrada analógica.
Tensión de referencia: La tensión de referencia aplicada debe ser igual a la mitad del fondo de escala
deseado. Se puede aplicar a la patilla 9 poniéndola a VFS/2 o, si dejamos esta patilla sin conectar,
internamente se obtiene una referencia de Vcc/2. En todo caso, como es obvio, siempre se debe cumplir que:
Vin(+)-Vin(-)≤VFS

39
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR A/D COMERCIAL (CDA 0801) (continuación)

Ejemplos de aplicación típicos

0 ≤ VIN(+) - VIN(-) ≤ 5V

0 ≤ VIN(+) - VIN(-) ≤ 5V

2V ≤ VIN ≤ 5V

0 ≤ VIN ≤ 3V

40
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

DESCRIPCIÓN DE UN CONVERTIDOR A/D COMERCIAL (CDA 0801) (continuación)

Ejemplos de aplicación típicos (continuación)

Ajuste del cero y fondo de

escala en un amplio margen

Conexión directa a un microprocesador

41
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ESPECIFICACIONES DE LOS CONVERTIDORES A/D

Distinguiremos entre los parámetros del convertidor y los diferentes errores que presenta.
PARÁMETROS DE LOS CAD
Resolución: De la misma manera que en el caso de los CDA, es el fondo de escala dividido por el número de
palabras del código de salida que utilice el CAD.
Por ejemplo, si se trata de un convertidor de 8 bits con entrada de 0 a 5V y con salida en binario natural la
resolución sería 5/28= 19.5 mV.
Es frecuente que la resolución se exprese en bits, y así, se dice que la resolución de 8 bits, 10 bits, etc. En
realidad debería decirse: la resolución es la que corresponde a 8 bits o10 bits.
Tiempo de conversión: Es el tiempo que media desde que se da la orden de inicio de conversión hasta que a
la salida se obtiene la palabra código correspondiente a la entrada analógica. En algunos casos este
parámetro se expresa de forma relativa indicando el número de pulsos de reloj necesarios para realizar una
conversión. Frecuentemente, como ya se ha dicho, el tiempo de conversión depende del nivel de la entrada
analógica. En estos casos se suele dar el tiempo de conversión máximo.
Margen de tensiones analógicas de entrada: Este es otro dato que proporciona la hoja de características.
Es frecuente que el mismo convertidor permita varios rangos de entrada. El fabricante da información precisa
de cómo conseguirlos.
Códigos de salida: Existen convertidores que permiten elegir uno de entre varios códigos de salida,
normalmente esta elección se realiza por medio de una palabra de control.
Entrada unipolar-bipolar: Indica si la señal de entrada puede ser unipolar o bipolar. En general, los
convertidores permiten seleccionar uno u otro modo de funcionamiento.
Salida digital: Hace referencia a si la salida es triestado, cómo se controla el estado de alta impedancia y a los
niveles lógicos que proporciona (TTL, CMOS, etc.)

42
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ERRORES EN LOS CONVERTIDORES A/D

1111
IDEAL
1110
Error de cero: Es la diferencia entre la característica de 1101
REAL
transferencia ideal y real en ausencia de otros errores (excepto el 1100

de cuantificación). Su presencia implica que la primera transición 1011

Salida digital
1010
no se produce exactamente en +1/2LSB, de modo que la 1001
característica de transferencia real está desplazada 1000
0111
horizontalmente. Se suele expresar en milivoltios o como 0110
porcentaje del fondo de escala. 0101
0100
Algunos CAD integrados cuentan con un mecanismo de ajuste del 0011
0010
error de cero basado en un lazo de realimentación, en otras
0001
ocasiones se corrige con ajustes externos. 0000
Entrada analógica

1111
IDEAL
1110
1101
REAL
1100
Error de ganancia: Es consecuencia de la diferencia entre la 1011

Salida digital
1010
pendiente de la característica de transferencia ideal y real, en
1001
ausencia de otros errores (salvo el de cuantificación). Suele 1000
expresarse en tanto por ciento para un valor de la entrada igual al 0111
0110
fondo de escala. La presencia de este error implica una rotación de 0101
la característica de transferencia alrededor del origen. 0100
0011
Este tipo de error se puede corregir mediante un ajuste externo. 0010
0001
0000
Entrada analógica

43
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

ERRORES EN LOS CONVERTIDORES A/D (continuación)

1111
IDEAL
Error de linealidad: Es la máxima diferencia entre la curva de 1110
1101
calibración ideal y real cuando los errores de ganancia y de cero 1100
REAL

son nulos. Se produce cuando el intervalo de cuantificación no se 1011

Salida digital
1010
mantiene constante dentro del margen de variación de la señal 1001
analógica de entrada. Se expresa como porcentaje del fondo de 1000

escala, o como fracción de LSB (suele valer 1/2LSB) 0111

0110
0101
Este error no se puede corregir externamente y se debe a no 0100
linealidades de los componentes estructurales del ADC. 0011
0010
0001
0000
Entrada analógica

1111
IDEAL
Palabras código omitidas (error de linealidad diferencial): 1110
1101
Se produce cuando existen palabras código que no tienen la 1100
REAL

posibilidad de presentarse en la salida. Resulta, entonces, una 1011

Salida digital
1010 1010
característica de transferencia en la que algunos escalones tienen
1001
tamaño doble. 1000
0111
Este error no se puede corregir externamente. 0110
0101 0101
En la figura se muestra un ejemplo en el que las palabras código 0100
0011
0101 y 1010 no aparecen en la salida. Se suelen denominar
0010
códigos perdidos. 0001
0000
Entrada analógica

44
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONFIGURACIONES TÍPICAS DE UN SISTEMA DE ADQUISICIÓN DE DATOS

Multiplexado de bajo nivel

MULTIPLEXOR ANALÓGICO

INTERFACE I/O DIGITAL

S1

BUS DEL SISTEMA

S2 A
AMP FILTRO S/H
...... D

SN

Cuando un sistema de adquisición de datos obtiene información procedente de varios sensores, es frecuente
que estos compartan recursos. En la figura se muestra el caso extremo en el que todos los recursos
(amplificador, filtro, S/H y CAD) son compartidos. El multiplexado se dice que es de bajo nivel porque se
produce sobre señales que no suelen superar los 100mV de amplitud.
Los principales inconvenientes que presenta esta configuración son:
ƒ Al actuar el multiplexor sobre señales de bajo nivel puede introducir errores significativos.
ƒ Normalmente las señales procedentes de los sensores presentarán amplitudes y anchos de banda
dispares, de modo que será conveniente que el amplificador tenga ganancia programable digitalmente y
un ancho de banda compatible con el de todas las señales. Esto no siempre es fácil de conseguir.
ƒ Si el ancho de banda de las señales es muy dispar, la respuesta del filtro debe ser ajustable digitalmente.
Esta configuración es especialmente recomendable cuando todos los sensores son iguales y generan señales
de la amplitud suficiente para que los errores que introduce el multiplexor sean despreciables. En este caso,
las características del amplificador y el filtro pueden ser fijas y, al compartir todos los recursos, normalmente se
produce un considerable ahorro.
45
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONFIGURACIONES TÍPICAS DE UN SISTEMA DE ADQUISICIÓN DE DATOS

Multiplexado de alto nivel

MULTIPLEXOR ANALÓGICO
S1 AMP FILTRO

INTERFACE I/O DIGITAL

BUS DEL SISTEMA

A
S2 AMP FILTRO
S/H
D
......

SN AMP FILTRO

Con la estructura que se muestra en la figura se superan algunas de las dificultadas propias del multiplexado
de bajo nivel, obviamente, a costa de un encarecimiento. Al utilizarse un amplificador para cada sensor, se
puede adaptar mucho mejor a las características del mismo. Así, por ejemplo, puede incluir una demodulación,
una linealización, una compensación, un aislamiento galvánico, etc. Lo mismo se puede decir del filtro, se
puede ajustar su frecuencia de corte a las necesidades de cada señal.
Las limitaciones más serias que presenta esta estructura son:
ƒ No permite tomar muestras simultáneamente en todos los canales. Esto impide, por ejemplo, hacer
medidas precisas de desfases entre canales.
ƒ Cuando hay muchos canales, si se quiere tener una velocidad de exploración aceptable, tanto el
multiplexor como los demás elementos compartidos deben ser muy rápidos, incluso si las señales de cada
canal son lentas.

46
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

CONFIGURACIONES TÍPICAS DE UN SISTEMA DE ADQUISICIÓN DE DATOS

Multiplexado digital

A
S1 AMP FILTRO S/H

INTERFACE I/O DIGITAL

MULTIPLEXOR DIGITAL
D

BUS DEL SISTEMA

A
S2 AMP FILTRO S/H
D
......

A
SN AMP FILTRO S/H
D

El coste de los convertidores A/D ha ido decreciendo hasta el punto de que la alternativa de multiplexado
digital puede ser perfectamente viable. Si se utiliza un CAD para cada canal, se puede elegir de acuerdo con
las características de la señal. No todos los canales necesitan la misma resolución o velocidad de conversión.
En cuanto al multiplexor digital, no introduce errores en el canal y es mucho más rápido en la exploración que
el multiplexor analógico.
Esta estructura permite además aislar fácilmente los canales introduciendo a la salida del CAD un
optoacoplador digital en cada línea de bit.

47
Conversión de datos Juan Enrique García Sánchez, Marzo 2003

EJEMPLO DE TARJETA DE ADQUISICIÓN DE DATOS. PCL-818H

Características generales más relevantes:
ƒ Convertidor A/D de aproximaciones sucesivas de 12 bits.
ƒ Frecuencia máxima de muestreo: 100000 muestras/segundo.
ƒ 16 canales de entrada analógicos.
ƒ Rangos de tensiones de entrada en modo unipolar: 0 - 1, 0 - 2, 0 - 5, 0 - 10 v.
ƒ Rangos de tensiones de entrada en modo bipolar: ±1.25, ±2.5, ±5, ±10 v.
ƒ Ganancia programable por hardware y por software.
ƒ Entradas analógicas configurables 10MHZ
10 MHZ
1MHZ OSC.
en modo común (16), en modo
diferencial (8).
ASIC AD1801
ƒ Adquisición por consulta, por 100KHZ DIVIDER

interrupción o por acceso directo 12 BIT D/A

D/A OUTPUT
a memoria. ADDRESS BUS ADDRESS REGISTER
CONVERTER

...
DECODER S SELECT
8254
ƒ Disparo por software, disparo por COUNTER
PC BUS

COUNTER #0
reloj interno programable ó disparo
externo. 16 BIT DIGITAL

...
STATUS COUNTER #1
DIG. IN INPUT

ƒ Convertidor D/A de 12 bits. DATA INTERNAL DATA BUS

COUNTER #2
BUFFER
ƒ Un canal analógico de salida (0 – 5 16 BIT DIGITAL

...
DIG. OUT OUTPUT

ó 0 – 10 v.). DMA SIGNALS DMA TRIG.

EXT. TRIG.

ƒ 16 canales digitales (niveles TTL)

LOGIC LOGIC

de entrada. CHANNEL MUX

. . . . . . . . .
IRQ SIGNALS IRQ DATA MUX RAM
SCAN LOGIC
ANALOG
ƒ 16 canales digitales (niveles TTL) LOGIC 16 S/E
OR
INPUT

de salida. 8 DIFF.

ƒ Dos bases de tiempos (1Mhz ó 12 BIT A/D SAMPLE PROG. GAIN

10Mhz) seleccionables por PCL- 818H BLOK DIAGRAM CONVERTER & HOLD AMPLIFIER

hardware.
48