EXAMEN DE ESTRUCTURA DE COMPUTADORES.

Campus de El Carmen, 8 de Febrero de 2019

Apellidos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Nombre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TEST →
Valor de cada: Respuesta correcta + 0.10 TIEMPO REALIZACIÓN EXAMEN: 30 minutos
Respuesta incorrecta - 0.05 P1 →
Sin respuesta - 0.05
P2 →
P3 →

NOTA →

En un Computador Von Neumann, las instrucciones y los datos se almacenan en la Memoria Principal según:
1 A) Representaciones binarias C) Representaciones en hexadecimal A
B) Nemotécnicos y binario, respectivamente D) Ninguna de las afirmaciones anteriores es correcta
En un computador Von Neumann, son consideradas instrucciones de bifurcación incondicionales:
2 A) BC,BNC, BS, BNS, BZ, BNZ y JMP C) BC, BS, RET, RETI y JMP B
B) CALL, RET y RETI D) CALL, JMP, BS y BNS
Si un dato completo está almacenado en una posición de memoria, X es una posición de memoria y R1 es un registro de
propósito general de la CPU, ¿cuántos accesos a memoria hay que realizar con la operación R1 ← R1 + X?:
3 A) Necesita únicamente un acceso a memoria principal C) Necesita de dos accesos a memoria principal A
B) No puede realizarse puesto que un mismo registro no D) Únicamente podría realizarse en un computador de 3
puede hacer de fuente y destino a la vez direcciones y el nº de accesos dependerá del computador
Una arquitectura de computador Von Neumann de una dirección:
4 A) No puede tener instrucciones sin campo de dirección C) No tiene instrucciones para operaciones diádicas B
B) Es un computador basado en acumulador D) Ninguna de las afirmaciones anteriores es correcta
¿Qué registro/s es/son imprescindibles en cualquier computador Von Neumann?:
A) El Registro de Estado (SR) y el Registro de Instrucción (IR) C) El Registro de Instrucción exclusivamente
5 B) El Registro de Estado (SR), el Registro de Instrucción y el D) Ninguna de las afirmaciones anteriores es correcta A
Registro Contador de Programa (PC)
Una información del tipo dato, almacenada en memoria, con la combinación de bits 1100101000011111:
A) No puede coincidir nunca con una combinación binaria C) No puede almacenarse en un computador con tamaño de
6 asociada a una instrucción palabra de memoria de 8 bits D
B) Representa un valor numérico obligatoriamente D) Puede representar distintos valores numéricos
Un sistema de representación numérica con bit implícito:
7 A) Representa valores reales enteros exclusivamente C) No tiene mantisa fracción B
B) Tiene su mantisa normalizada D) Ninguna de las afirmaciones anteriores es correcta
¿Cuál o cuáles de los siguientes sistemas de representación de enteros tienen un bit exclusivamente para el signo?
8 A) Binario puro con signo y C2 C) Binario puro con signo y C1 D
B) Binario puro con signo, C1 y C2 D) Ninguna de las afirmaciones anteriores es correcta
Dado el estándar IEEE 754 de simple precisión, cuando E = 11111110:
9 A) Representa un valor en la zona desnormalizada C) Únicamente puede representar + ó - ∞ B
B) Representa un valor en la zona normalizada D) Ninguna de las afirmaciones anteriores es correcta
Si la representación binaria 1 0 1 1 0 0 1 0 representa un polinomio generador en un código polinomial o redundante cíclico,
¿qué grado tiene ese polinomio generador?:
10 A) 6 C) 4 D
B) 8 D) 7
En el diseño del Mapa de Memoria de un computador, la decodificación INCOMPLETA de las direcciones implica:
11 A) Asociar a cada elemento varias posiciones del Mapa C) Mapa de Memoria No Común forzosamente A
B) Complicar la decodificación D) Mapa de Memoria Común forzosamente
De las conexiones posibles de la memoria caché, indica la/s que NO implica/n acceder siempre al bus de Memoria Principal:
12 A) La conexión paralela C) La conexión serie C
B) Ambas conexiones D) Ninguna de las conexiones
Dado un módulo de memoria NOVRAM, además de las líneas de alimentación, las Ai (dirección), las Di (datos), la OE
(habilitación de lectura), WE (habilitación de escritura) y CS (selección de chip), ¿qué líneas necesita?:
13 A) No necesita ninguna línea adicional C) Recall y Store C
B) On/Off D) Ninguna de las afirmaciones anteriores es correcta
La traducción de direcciones de memoria principal a direcciones de memoria caché, asignación de espacio en caché y
algoritmos de reemplazo:
14 A) Se resuelven siempre por software exclusivamente C) Se resuelven por hardware la traducción de direcciones y los
otros dos por software
B
B) Se resuelven siempre por hardware exclusivamente D) No son necesarios en algunos sistemas con memoria caché
Dado un espacio de memoria con organización de 64 Kposiciones y 8 bits en cada posición. Se puede cubrir
completamente:
15 A) Con 4 módulos de 32Kx4 C) Con 8 módulos de 8Kx4 A
B) Con 4 módulos de 8Kx8 D) Ninguna de las afirmaciones anteriores es correcta
 Si un computador no tiene ningún circuito, ni combinacional ni secuencial, que realice una operación de división, ¿cómo
podrá realizarla?:
16 A) Obligatoriamente debe utilizar un coprocesador C) Mediante un programa A
B) No podría realizarse nunca en ese procesador D) Ninguna de las afirmaciones anteriores es correcta
Los biestables de estado aritmético (Z, O, C …), que forman parte del registro de estado,:
A) Los utiliza como entrada la Unidad de Control C) La Unidad Operativa, además de definir sus valores, también
17 exclusivamente utiliza alguno/s de ellos como entrada C
B) Los utiliza como entrada la Unidad Operativa D) Define sus valores la Unidad de Control siempre
exclusivamente
En un computador binario, la multiplicación de un número por una potencia de dos, se puede realizar:
18 A) Con un circuito secuencial multiplicador exclusivamente C) Con un circuito desplazador a la derecha D
B) Con un circuito combinacional multiplicador exclusivamente D) Ninguna de las afirmaciones anteriores es correcta
En un sistema de representación en exceso 2n-1 (n es el nº de bits del formato), si queremos realizar la extensión de signo
hacia otro sistema con mayor número de bits, y se conserva exactamente el mismo exceso 2n-1, ¿cómo se hará?:
A) No se puede realizar, es imposible C) Rellenando las posiciones sobrantes (las de más peso) con
19 “1s”, tanto si el valor es positivo como negativo B
B) Rellenando las posiciones sobrantes (las de más peso) con D) Las posiciones sobrantes (de más peso) se rellenarán con “0s”
“0s”, tanto si el valor es positivo como negativo ó “1s”, respectivamente si el valor es positivo o negativo
En un sistema computador, un coprocesador:
A) Siempre tiene su propio contador de programa, diferente del C) No mejora el rendimiento del computador nunca, lo hace
20 que tiene la CPU siempre más lento B
B) Incrementa el repertorio de instrucciones máquina que D) Ninguna de las afirmaciones anteriores es correcta
puede utilizar un programador
Dada una instrucción de un sistema computador:
A) Su campo Código de Operación, especifica el tipo de C) Los campos de Código de Operación y de Dirección siempre
21 operando que interviene en la operación tienen el mismo tamaño A
B) Su campo de Dirección especifica su formato D) El número de bits del campo Código de Operación depende
exclusivamente del número de operaciones posibles
El modo de direccionamiento directo absoluto a memoria, aparte de los accesos a memoria para buscar la instrucción:
22 A) Implica siempre un acceso a memoria más como mínimo C) Puede no implicar más accesos a memoria C
B) No implica más accesos a memoria nunca D) Ninguna de las afirmaciones anteriores es correcta
Del modo de direccionamiento INMEDIATO se puede decir que:
A) Especifica el registro de propósito general en el que está el C) Hay determinados tipos de instrucciones en los que no puede
23 operando existir jamás C
B) No es muy normal que exista en un microprocesador D) No existe en instrucciones aritméticas nunca
El direccionamiento relativo de una instrucción concreta, es:
24 A) Directo siempre C) Directo e Indirecto a la vez D
B) Indirecto siempre D) Directo o Indirecto
Un repertorio de instrucciones de un computador se dice que es completo si puede realizar cualquier tarea computable:
A) Cuantas más instrucciones tengan, más eficientes serán C) Deben presentar distintas operaciones, distintos modos de
25 (menos tiempo la ejecución) direccionamiento y distintos tipos de operandos obligatoriamente D
B) No existe ningún repertorio de instrucciones completo D) Ninguna de las afirmaciones anteriores es correcta
Un Controlador de acceso directo a memoria (DMAC):
26 A) No puede provocar interrupciones C) No maneja los buses nunca D
B) Es un procesador de E/S D) Necesita ser programado
Una interrupción vectorizada:
A) Es una ruptura de secuencia programada C) Es exclusiva para los dispositivos con capacidad de DMA
27 B) Es atendida siempre por la CPU, independientemente del D) Ninguna de las afirmaciones anteriores es correcta D
valor del Biestable de Inhibición de Interrupciones
Si cuando redondeamos el valor 0,011101 se obtiene el valor 0,0111, ¿qué técnica se ha aplicado?:
28 A) Cualquiera de las tres técnicas estudiadas C) La de redondeo propiamente dicho exclusivamente A
B) La de truncamiento exclusivamente D) Ninguna de las afirmaciones anteriores es correcta
Un Controlador de Acceso Directo a Memoria (DMAC) es capaz de realizar, sin intervención alguna de la CPU:
29 A) La transferencia de varios bloques de información C) Cualquier operación de E/S B
B) La transferencia de un bloque de información D) Ninguna de las afirmaciones anteriores es correcta
Además del Controlador de Acceso Directo a Memoria (DMAC), otros dispositivos de E/S con capacidad de acceso directo
a memoria:
30 A) Son todos los dispositivos de E/S con capacidad de provocar C) No existen
interrupciones
B
B) Son los Procesadores de E/S D) Ninguna de las afirmaciones anteriores es correcta

Fdo.: Los profesores de la asignatura

 EXAMEN DE ESTRUCTURA DE COMPUTADORES
2º Curso Grado Ingeniería Informática

Campus El Carmen, 8 de Febrero de 2019

PROBLEMA 1. (2,5 puntos)
puntos)

Resolver las siguientes cuestiones:

1.1 Dado el extracto de código de un programa en ensamblador mostrado en la Tabla 1 y
almacenado a partir de la posición de memoria 0100H, completar la Plantilla 1 adjunta
indicando el contenido de los registros y posiciones de memoria que intervienen durante la
ejecución de dicho programa. La Tabla 2 recoge el contenido de registros y posiciones de
memoria al inicio del programa. El resto de registros y de posiciones de memoria se
encuentran inicialmente a cero.
Cualquier interrupción no programada (desbordamiento, división por cero, etc.) que se
genere, obliga al sistema a bifurcar a la dirección 0111H.

Tabla 1. Programa a ejecutar Tabla 2. Contenido de registros y

posiciones de memoria
Instrucción Longitud
M(0003h) M(000Ah) M(000Bh) M(000Ch) R4
MOVE .1, #3 2 00h 02h 04h 06h 03h
ADD .2, Ah[.3++] 3
DEC .1 1
JNZ $-6 2
DIV .2,[.4] 2
SUB .2, Ah[--.3] 3
CMP .3,#0 2

JNE 010Ah 2

NOP 1

1.2 Si el sistema computador correspondiente al apartado 1.1, puede ejecutar un total de 200
instrucciones diferentes, dispone de un banco de 64 registros de propósito general, y la
memoria está organizada de forma que la dirección más alta a la que puede acceder es la
FFFFh y el ancho de palabra es de 8 bits., obtener de forma justificada el formato de
instrucción correspondiente a las instrucciones: DEC .1 y JNE 010Ah.
1.3 Representar según el formato del estándar IEEE 754 de simple precisión el valor final que
almacena la posición de memoria M(0003h) y del registro R4.

1
PROBLEMA 2. (2,2
(2,25 puntos)

Dado un sistema computador cuyo mapa de memoria se muestra sobre la Figura 1.

← 16 bits →
Dirección 00000H
Tamaño Base
(ROM)

Tamaño Base
(RAM)

Tamaño Base
(RAM)

Tamaño Base
(E/S)
Dirección FFFFFH

Figura 1.
1 Organización del mapa de memoria del sistema.

Teniendo en cuenta que los módulos de los que se dispone son los siguientes:
- Módulos de sólo lectura de 128Kp x 16.
- Módulos de L/E no volátil de 512kp x 8.
- Módulos de E/S de 64kp x 16.

Se pide:
a) Indicar el tipo de mapa de memoria implementado en el sistema (Mapa de Memoria
Común o No común) y el tamaño base establecido.
b) Dar un esquema de cada módulo de memoria empleado, indicando todas sus líneas
de conexión. Indicar posibles aplicaciones para las que se utilizará cada tipo de
módulo.
c) Detallar mediante un esquema, la distribución de los módulos sobre el mapa de
memoria (distribución de módulos, número de módulos por fila, etc.).
d) En base al diseño del mapa de memoria definido en el apartado anterior, dar un
esquema de conexión completo entre la CPU y los módulos de memoria y de E/S
(identificar el Procesador, los módulos de memoria, los módulos de E/S, los circuitos
que realizan la función de decodificación y cualquier otro circuito electrónico
necesario para que el sistema pueda operar correctamente).

PROBLEMA 3. (2,
(2,25 puntos)

Considerando un sistema computador basado en acumulador, con las siguientes líneas: ADDR
(bus de direcciones de 16 bits), DAT (bus de datos de 8 bits), BUSRQ y BUSACK (solicitud y
concesión de los buses), INT e INTACK (solicitud y reconocimiento de interrupción), MEMREQ,
MEMREQ RD
y WR (control de accesos a memoria).

3.1 Dibujar el contenido de estas líneas con información en HEXADECIMAL (sin tener en cuenta
el número de periodos necesarios para cada ciclo máquina u operación elemental) (se se
corregirá únicamente lo que aparezca en la hoja del
del cronograma,
cronograma, Plantilla 2),
2 a lo largo del
proceso siguiente:
1- La CPU ejecuta las instrucciones LOAD [1515h 1515h], SUB #0Ah,
#0Ah, y STORE 5050h
5050h.
Suponer que la primera y segunda instrucción se encuentran en memoria a partir

2
 de la dirección 0000h
0000h; y la tercera instrucción se encuentra situada a partir de la
posición de memoria obtenida de multiplicar el vector de interrupción por 0000004h.
Los códigos de operación correspondientes a las instrucciones son
respectivamente 01h
01h, 02h
02h y 03h.
3h Considerar el tamaño de los operandos igual al
tamaño del bus de datos.
2- Durante el sexto ciclo de memoria, un controlador con DMA, solicita los buses
para escribir en memoria los datos AAh
AAh, BBh
BBh y CCh
CCh a partir de la posición BB00h
00h.
El controlador opera en modo byte.
3- Supongamos que estos datos eran los últimos para completar el bloque
pendiente del controlador de DMA, de forma que a continuación se solicita una
interrupción, enviando el vector de interrupción 1Ch 1Ch por el bus de datos,
permaneciendo la línea de petición de interrupción activa hasta ser atendida.

b. Definir los contenidos (en hexadecimal) que van teniendo todos los elementos de
almacenamiento implicados. El contenido de dichos elementos de
almacenamiento al comienzo de la ejecución de las instrucciones es nulo o el
especificado en la relación siguiente:

• Acumulador = 21h
• Dirección 1212h = A0h
• Dirección 1515h = 12h
• Dirección 1516h = 12h
• Dirección 5050h = EEh
• Dirección 5051h = FFh
• Dirección EEFFh = AAh
Los profesores de la asignatura.

3
Plantilla 1. Ejercicio 1

Instrucción PC
INICIO 0100h

4
Plantilla 2

Apellidos: ………………………………………………………………………………………. Nombre: …………………………………………….

ADDR( )

DAT( )

BUSREQ

BUSACK

INT

INTACK

MEMREQ

RD

WR

Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo Ciclo
1º 2º 3º 4º 5º 6º 7º 8º 9º 10º 11º 12º 13º 14º 15º 16º 17º 18º 19º 20º 21º 22º

Tipo de ciclo

Inicial

Interm. 1

Interm. 2

Final 5