Transistores Efecto De Campo (FET) 1. Introduccin.
El transistor de efecto campo (Field-Effect Transistor o FET, en ingls) es en realidad una familia de transistores que se basan en el campo elctrico para controlar la conductividad de un "canal" en un material semiconductor. Los FET, como todos los transistores, pueden plantearse como resistencias controladas por voltaje. La mayora de los FET estn hechos usando las tcnicas de procesado de semiconductores habituales, empleando la oblea monocristalina semiconductora como la regin activa o canal. La regin activa de los TFTs (thin-film transistores, o transistores de pelcula fina), por otra parte, es una pelcula que se deposita sobre un sustrato (usualmente vidrio, puesto que la principal aplicacin de los TFTs es como pantallas de cristal lquido o LCDs). Los transistores de efecto de campo o FET ms conocidos son los JFET (Junction Field Effect Transistor), MOSFET (Metal-Oxide-Semiconductor FET) y MISFET (Metal-InsulatorSemiconductor FET).
Ventajas y desventajas del FET Las ventajas del FET pueden resumirse como sigue: [Link] dispositivos sensibles a la tensin con alta impedancia de entrada (del orden de 107 ). Como esta impedancia de entrada es considerablemente mayor que la de los BJT, se prefieren los FET a los BJT para la etapa de entrada de un amplificador multietapa. [Link] FET generan un nivel de ruido menor que los BJT. [Link] FET son ms estables con la temperatura que los BJT. [Link] FET son, en general, ms fciles de fabricar que los BJT pues suelen requerir menos pasos de enmascaramiento y difusiones. Es posible fabricar un mayor nmero de dispositivos en un circuito integrado (es decir, puede obtener una densidad de empaque mayor). [Link] FET se comportan como resistores variables controlados por tensin para valores pequeos de tensin de drenaje a fuente. [Link] alta impedancia de entrada de los FET les permite almacenar carga el tiempo suficiente para permitir su utilizacin como elementos de almacenamiento. [Link] FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes. Existen varias desventajas que limitan la utilizacin de los FET en algunas aplicaciones: [Link] FET exhiben una respuesta en frecuencia pobre debido a la alta capacitancia de entrada. [Link] tipos de FET presentan una linealidad muy pobre. [Link] FET se pueden daar al manejarlos debido a la electricidad esttica.
Tienen tres terminales, denominadas puerta (gate), drenador (drain) y fuente (source). La puerta es el Terminal equivalente a la base del BJT. El transistor de efecto de campo se comporta como un interruptor controlado por tensin, donde el voltaje aplicado a la puerta permite hacer que fluya o no corriente entre drenador y fuente.
Smbolo de un FET de canal N
Smbolo de un FET de canal P
El funcionamiento del transistor de efecto de campo es distinto al del BJT. En los MOSFET, la puerta no absorbe corriente en absoluto, frente a los BJT, donde la corriente que atraviesa la base, pese a ser pequea en comparacin con la que circula por las otras terminales, no siempre puede ser despreciada. Los MOSFET, adems, presentan un comportamiento capacitivo muy acusado que hay que tener en cuenta para el anlisis y diseo de circuitos. As como los transistores bipolares se dividen en NPN y PNP, los de efecto de campo o FET son tambin de dos tipos: canal n y canal p, dependiendo de si la aplicacin de una tensin positiva en la puerta pone al transistor en estado de conduccin o no conduccin, respectivamente. Los transistores de efecto de campo MOS son usados extenssimamente en electrnica digital, y son el componente fundamental de los circuitos integrados o chips digitales.
Canal-P
Canal-N
2.2.1. Caractersticas
Tiene una resistencia de entrada extremadamente alta (casi 100M). No tiene un voltaje de unin cuando se utiliza Conmutador (Interruptor). Hasta cierto punto inmune a la radiacin. Es menos ruidoso. Puede operarse para proporcionar una mayor estabilidad trmica.
HOJAS DE CARACTERSTICAS DE LOS FET En las hojas de caractersticas de los fabricantes de FETs encontrars los siguientes parmetros (los ms importantes): VGS y VGD.- son las tensiones inversas mximas soportables por la unin PN. IG.- corriente mxima que puede circular por la unin puerta - surtidor cuando se polariza directamente. PD.- potencia total disipable por el componente. IDSS.- Corriente de saturacin cuando VGS=0.
IGSS.- Corriente que circula por el circuito de puerta cuando la unin puerta - surtidor se encuentra polarizado en sentido inverso. 2.3.1. Explicacin de sus elementos o terminales. Un transistor de efecto campo (FET) tpico est formado por una barrita de material p n, llamada canal, rodeada en parte de su longitud por un collar del otro tipo de material que forma con el canal una unin p-n. En los extremos del canal se hacen sendas conexiones hmicas llamadas respectivamente sumidero (d-drain) y fuente (s-source), ms una conexin llamada puerta (g-gate) en el collar.
La figura muestra el croquis de un FET con canal N
Smbolos grficos para un FET de canal N
Smbolos grficos para un FET de canal P 2.3.2. Fundamento de transistores de efecto de campo: Los transistores son tres zonas semiconductoras juntas dopadas alternativamente con purezas donadoras o aceptadoras de electrones.
Su estructura y representacin se muestran en la tabla.
Modelo de transistor FET canal n
Modelo de transistor FET canal p
Las uniones Puerta-Drenador y la Surtidor-Puerta estn polarizadas en inversa de tal forma que no existe otra corriente que la inversa de saturacin de la unin PN. La zona n (en el FET canal n) es pequea y la amplitud de la zona de deplexin afecta a la longitud efectiva del canal. La longitud de la zona de deplexin depende de la tensin inversa (tensin de puerta).
Zonas de funcionamiento del transistor de efecto de campo (FET):
CURVA CARACTERSTICA Los parmetros que definen el funcionamiento de un FET se observan en la siguiente figura:
Parmetros de un FET de canal N
Parmetros de un FET de canal P
La curva caracterstica del FET define con precisin como funciona este dispositivo. En ella distinguimos tres regiones o zonas importantes:
ZONA HMICA o LINEAL: En esta zona el transistor se comporta como una resistencia variable dependiente del valor de VGS. Un parmetro que aporta el fabricante es la resistencia que presenta el dispositivo para VDS=0 (rds on), y distintos valores de VGS.
ZONA DE SATURACIN: En esta zona es donde el transistor amplifica y se comporta como una fuente de corriente gobernada por VGS. ZONA DE CORTE: La intensidad de drenador es nula (ID=0).
CARACTERSTICAS DE SALIDA
Al variar la tensin entre drenador y surtidor varia la intensidad de drenador permaneciendo constante la tensin entre puerta y surtidor. En la zona hmica o lineal se observa como al aumentar la tensin drenador surtidor aumenta la intensidad de drenador. En la zona de saturacin el aumento de la tensin entre drenador y surtidor produce una saturacin de la corriente de drenador que hace que esta sea constante. Cuando este transistor trabaja como amplificador lo hace en esta zona. La zona de corte se caracteriza por tener una intensidad de drenador nula. La zona de ruptura indica la mxima tensin que soportar el transistor entre drenador y fuente. Es de destacar que cuando la tensin entre puerta y surtidor es cero la intensidad de drenador es mxima. CARACTERSTICAS DE TRANSFERENCIA Indican la variacin entre la intensidad de drenador en funcin de la tensin de puerta.
A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden intercambiar sus papeles sin que se altere apreciablemente la caracterstica V-I (se trata de un dispositivo simtrico).
La operacin de un FET de CANAL P es complementaria a la de un FET de CANAL N, lo que significa que todos los voltajes y corrientes son de sentido contrario.
Siempre nos va a interesar estar en la regin de saturacin, para que la nica variable que controle la cantidad de corriente que pasa por el drenador sea la tensin de puerta. Ecuacin de Shockley:
ID=IDSS(1-VGS/Vp)
Donde:
Vp es la tensin de puerta que produce el corte en el transistor FET. IDSS es la corriente mxima de drenador que circula por el transistor, al aumentar VDS, cuando la polarizacin de la puerta es VSG= 0.
Junction Field Efect Transistor (JFET)
Curvas Caractersticas de un JFET Diagrama FET Polarizado
Para empezar, supongamos que VGS es cero; entonces a medida que aumenta VDS, aumenta iD, como se muestra en la figura 5.4. Podemos asociar el comportamiento del canal al de un conductor con contactos hmicos en los extremos, por lo que para pequeos valores de VDS exista una relacin lineal entre iD y VDS, para valores mayores de VDS la corriente del drenaje aumenta cada vez ms lentamente; esto se debe a que el extremo del canal ms prximo al drenaje se halla polarizado en inversa a causa de la fuente de tensin VDS.
Figura #5.4
Grfica iD vs VDS
Al aumentar VDS, la zona de deplexin se hace ms ancha, por lo que provoca que la resistencia del canal se incremente, como se muestra en la figura 5.5. Luego de alcanzar la tensin de
estrangulamiento, la corriente del drenaje se hace casi constante para posteriores incrementos de VDS. El flujo de corriente provoca una cada de tensin a lo largo del canal (especialmente en el extremo del drenaje, donde el canal es muy estrecho). Por lo tanto la tensin entre el canal y la compuerta vara a lo largo de todo el canal. En el extremo del canal correspondiente al drenaje la polarizacin de la unin compuerta-canal es VGD=VGS-VDS. Figura #5.5 FET de canal n con VGS=0
En la figura 5.6 se muestra una familia completa de curvas caractersticas de drenaje de un FET en pequea seal. Para valores negativos de VGS, la unin compuerta-canal est polarizada en inversa incluso para VDS igual a cero. As la resistencia inicial del canal es elevada; por lo tanto para valores pequeos de VDS el FET se comporta como una resistencia situada entre drenaje y fuente, adems el valor de esta resistencia est controlado por VGS, s VGS es menor que la tensin de estrangulamiento la resistencia se convierte en un circuito abierto y decimos que el FET se encuentra en corte. Al igual que con VGS=0, la corriente del drenaje para otros valores de VGS, al final llega a ser constante a medida que aumenta VDS, debido al estrangulamiento en el extremo del canal correspondiente al drenaje. La regin en la que la corriente del drenaje es constante se llama regin de saturacin o regin de estrangulamiento. La regin en la que iD depende de VDS se denomina regin lineal o regin hmica. Estas regiones estn indicadas en la figura 5.6.
Figura #5.6. Curvas caractersticas de un JFET canal n
El transistor de efecto de campo de unin (Junction Field-Effect Transistor) es un dispositivo semiconductor que basa su funcionamiento en la estrangulacin de un canal por la penetracin de la zona de carga espacial de las junturas vecinas. Por este motivo, la polarizacin del mismo es necesariamente en inversa.
El funcionamiento del JFET, se puede asemejar al siguiente sistema de agua:
GRAFICA DE ENTRADA JFET CANAL n GRAFICA DE ENTRADA JFET CANAL p
Grafica fuente NJFET en la region lineal
Corriente de drenador mxima. La corriente de drenador mxima que sale de un JFET se produce cuando la tensin puertasurtidor es cero.
TRANSCONDUCTANCIA
Una caracterstica importante, aunque algo difcil de entender, de un dispositivo de tres parmetros es la transconductancia, gm. Recuerde que estamos diseando el FET como una resistencia de voltaje controlado, por lo que la corriente de drenador es una funcin del voltaje entre la puerta y la fuente. Evidentemente, esto se aprecia en las representaciones IV del FET en la zona de saturacin. La transconductancia es la tasa de
cambio de la corriente de drenador con un cambio en el voltaje a tensin constante drenador-fuente.
Las unidades de la transconductancia es la inversa del ohmio (mhos). Por norma general, las fichas tcnicas incluyen las dos transconductancias para una puerta en cortocircuito. A menudo, en el anlisis de los circuitos FET, las propiedades del circuito pueden simplificarse a una funcin de la transconductancia.
Curva Caracterstica de un JFET
Polarizacin de los FET Los circuitos basicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. EL JFET tiene el inconveniente de que la tension VGS debe ser negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de polarizacion caracteristicos para este tipo de dispositivos. En este apartado unicamente se presentan dos de los circuitos mas utilizados: polarizacion simple (figura 1.17), se utiliza una fuente de tension
externa para generar una VGS<0, y autopolarizacin (figura 1.18), la cada de tensin en la resistencia RS debida a ID permite generar una VGS<0
Cundo utilizar JFET El JFET tiene impedancias de entrada mucho ms altas y corrientes de salida mucho ms bajas que los BJT. Los BJT son ms lineales que los JFET. La ganancia de un BJT es mucho ms alta que la de un JFET. Por norma general, los JFET slo se utilizan cuando los BJT no son la solucin ms conveniente, por ejemplo, cuando la corriente de fuga de la base de un BJT es demasiado elevada. En aplicaciones de lgica digital, el uso de los FET es importante, ya que son mucho ms rpidos y disipan menos energa. Sin embargo, la mayora de estas aplicaciones utilizan MOSFET, que presentan impedancias mucho ms elevadas incluso que los JFET.
MOSFET
METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR La estructura fsica del Mosfet de acumulacin canal n puede verse en la figura 5.7. Figura #5.7 MOSFET de acumulacin canal n
Los terminales son drenaje (D), compuerta (G), fuente (S) y sustrato (B). En funcionamiento normal por el terminal sustrato para una corriente despreciable. Para nuestro estudio supondremos que el sustrato se encuentra conectado a una fuente por lo que tendremos un dispositivo de tres terminales. La compuerta se halla aislada del sustrato por una fina capa de oxido (dixido de silicio Si2O) y por este terminal fluye una corriente despreciable. Cuando se aplica a la compuerta una tensin positiva en relacin a la fuente, los electrones se ven atrados a la regin ubicada bajo la compuerta, inducindose una tensin drenaje-fuente. Entonces si se aplica una tensin entre drenaje-fuente fluir una corriente que sale del terminal fuente a travs del canal hasta el terminal drenaje. La corriente del drenaje estar controlada por la tensin que se aplica a la compuerta. La longitud L y la anchura W del canal se muestran en la figura 5.7; la longitud suele estar en el rango [0.2-10] mm y la anchura oscila entre [0.5-500] mm. La capa de xido tiene un espesor entre [0.05-0.1] mm. Las caractersticas del dispositivo dependen de L, W y de parmetros de fabricacin tales como el nivel de dopaje y la anchura del xido. El smbolo del MOSFET de acumulacin canal n se muestra en la figura 5.8.
Figura #5.8. Smbolo esquemtico de un MOSFET de acumulacin canal n
Funcionamiento en la regin de corte
Consideremos la situacin mostrada en la figura 5.9. Supongamos que se aplica al drenaje una tensn positiva con respecto a la fuente y comenzamos con VGS=0. Observe que en las interfaces drenaje-sustrato y fuente-sustrato aparecen uniones pn. No fluye virtualmente corriente hacia el drenaje ya que la unin drenaje-sustrato est polarizada en inversa por el generador VDS. A esto se le llama regin de corte. A medida que aumenta VGS el dispositivo permanece en corte hasta que VGS alcanza un valor suficiente llamado tensin umbral Vto. iD=0 para VGS<=Vto (Ec. 5.1)
Figura #5.9. Para VGS<Vto la unin pn entre drenaje y sustrato est polarizada en inversa e id=0
Funcionamiento en la regin hmica
Ahora consideremos la situacin que se muestra en la figura 5.10, en la que VGS es mayor que la tensin umbral. El campo elctrico que resulta de la tensin aplicada a la compuerta ha repelido a los huecos de la regin situada bajo la compuerta y ha atrado electrones que pueden fluir con facilidad en la direccin de polarizacin directa a travs de la unin fuente-sustrato. Esta repulsin y atraccin simultneas producen un canal tipo n entre drenaje-fuente. Entonces al aumentar VDS, la corriente fluye hacia el drenaje a travs del canal y de la fuente. Para pequeos valores de VDS la corriente es proporcional a esta y la corriente de drenaje es proporcional al exceso de tensin de la compuerta VGS-Vto. Figura #5.10 Funcionamiento en la regin hmica
Para vGS >Vto, se introduce un canal de material de tipo n en la regin que est bajo la compuerta. A medida que aumenta vGS, el canal se hace ms grueso. Para valores pequeos de vGS, iD es proporcional a vDS. El dispositivo se comporta como una resistencia cuyo valor depende de vGS. Ahora qu sucede si VDS contina aumentando?. A causa del flujo de corriente, la tensin entre los puntos del canal y la fuente se hace mayor a medida que nos desplazamos hacia el drenaje. La tensin entre la compuerta y el canal disminuye, con lo que resulta un afilamiento de la anchura del canal, como se muestra en la figura 5.11. A causa de ese afilamiento del canal, su resistencia se hace mayor al aumentar VDS, dando como resultado una menor tasa de crecimiento de iD. Para VDS<vgs-vto y vgs>=vto decimos que el dispositivo trabaja en la regin hmica corriente de drenaje est dada por:
iD = k * [2 * (VGS - VTO) * VDS - VDS ]
2
donde:
y KP = n * Cox ( n: movilidad superficial de los electrones, Cox:capacitancia de la compuerta por unidad de rea) Figura #5.11. A medida que aumenta vDS, el canal se estrecha en el extremo del drenador, e iD se incrementa con ms lentitud. Por ltimo, para vDS> vGS -Vto, iD permanece constante
Funcionamiento en la regin de saturacin
A medida que aumenta la tensin VDS, la tensin compuerta drenaje disminuye, cuando VGD iguala al valor umbral Vto, la anchura del canal en el extremo del drenaje se hace cero. Para
posteriores aumentos de VDS, iD es constante, tal como se muestra en la figura 5.11. A esto se le llama regin de saturacin, en la que tenemos VGS >= Vto y VDS >= VGS - Vto y la corriente viene dada por: iD = K * (VGS - Vto) Cuando la tensin entre drenador y fuente supera cierto lmite, el canal de conduccin bajo la puerta sufre un estrangulamiento en las cercanas del drenador y desaparece. La corriente entre fuente y drenador no se interrumpe, ya que es debida al campo elctrico entre ambos, pero se hace independiente de la diferencia de potencial entre ambos terminales. Aplicaciones La forma ms habitual de emplear transistores MOSFET es en circuitos de tipo CMOS, consistentes en el uso de transistores pMOS y nMOS complementarios. Las aplicaciones de MOSFET discretos ms comunes son:
Resistencia controlada por tensin. Circuitos de conmutacin de potencia (HEXFET, FREDFET, etc). Mezcladores de frecuencia, con MOSFET de doble puerta.
Ventajas La principal aplicacin de los MOSFET est en los circuitos integrados, p-mos, n-mos y c-mos, debido a varias ventajas sobre los transistores bipolares:
Consumo en modo esttico muy bajo. Tamao muy inferior al transistor bipolar (actualmente del orden de media micra). Gran capacidad de integracin debido a su reducido tamao. Funcionamiento por tensin. Un circuito realizado con MOSFET no necesita resistencias, con el ahorro de superficie que conlleva.
Curva Caracterstica de Salida JFET y MOSFET
Un MOST de deplexin tiene igual respuesta al JFET, pero con >> resistencia de entrada y lo importante
Como funciona el MOSFET de empobrecimiento? Como sucede con el JFET la tension de la puerta controla el ancho del canal N el cual permite el paso de la corriente. Cuanto mas negativa sea menor ser la corriente del drenador. En consecuencia el funcionamiento de un MOSFET es similar al de un JFET cuando VGS (Voltaje de compuerta- fuente) es negativo. El MOSFET de enriquecimiento (tambien llamado MOSFET de acumulacion) tiene un sustrato que se extiende a lo ancho de hasta el dioxido de siclicio, ya no existe un canal N entre la fuente y el drenador. Como funciona el MOSFET de enriquecimiento? Cuando la tension de la puerta es nula, la alimentacion VDDtrata de hacer circular alos electrones libres desde la fuente hacia el drenador, pero el substrato p solo tiene unos cuantos electrones libres producidos termicamente. La corriente desde la fuente al drenador es nula. Por esta razon el MOSFET enriquecedor por lo general siempre esta en corte. Cuando la puerta es lo suficientemente negativa hay una pequea corriente desde la fuente al drenador y se pruduce una pequea seccion de placa N. La VGS minima que crea la capa de inversion se llama "tension umbral" (VGS(th) por sus siglas en ingles "thresshold") cuando VGS es menor que VGS(th) entonces la corriente del drenador es nula. cuando ocurre que VGS(th) es menor que VGS la corriente del drenador es distinta de cero. El MOSFET de enriquecimiento El MOSFET de enriquecimiento ha revolucionado la industria electrnica, teniendo una enorme importancia en la electrnica digital y en el rea de los ordenadores.
Al igual que el FET de unin y el MOSFET de empobrecimiento tiene tres terminales de conexin: puerta, fuente y drenador. Los smbolos elctricos se muestran en la figura 40. Este dispositivo est normalmente cortado cuando la tensin de puerta es cero. Para activarlo, se tiene que aplicar una tensin suficientemente positiva a la puerta. La tensin umbral es la de puerta que lo hace conducir. El dispositivo acta como fuente de corriente o como resistencia. A continuacin, en la figura 41, se muestran las curvas de salida y de transferencia para un MOSFET de enriquecimiento. La entrada de control, al igual que en los otros transistores de efecto de campo, es VGS, en lugar de la corriente de base IB como en los transistores bipolares.
