Técnicas Digitales
Familias Lógicas
1
Familias Lógicas
Características generales de los circuitos integrados:
Los CI digitales son una colección de resistencias, diodos y transistores fabricados sobre una
pieza de material semiconductor (generalmente silicio). El CI se encuentra dentro de un encapsulado
plástico o cerámico con terminales que permiten conectarlo con otros dispositivos. El tipo mas común
de encapsulado es el de doble línea (DIP; dual in-line package), que está formado por dos hileras para-
lelas de terminales. Estos terminales están numerados en sentido antihorario vistos desde arriba, respec-
to a una muesca o punto que se encuentra en uno de los extremos del encapsulado. Se emplean encap-
sulados de 14, 16, 18, 24, 28, 40 y 64 terminales.
muesca 14 13 12 11 10 9 8
1 2 3 4 5 6 7
Los CI se clasifican de acuerdo con la complejidad de su circuitería, que se estima por el núme-
ro de compuertas lógicas equivalentes que se logran insertar en el mismo. En la actualidad existen cin-
co niveles de integración estándar que se muestran en la siguiente tabla:
Nivel de integración Número de compuertas
Integración de pequeña escala (SSI) Menos de 12
Integración de mediana escala (MSI) 12 a 99
Integración de gran escala (LSI) 100 a 9999
Integración de muy alta escala (VLSI) 10.000 a 99.999
Integración de ultra alta escala (ULSI) Más de 100.000
Terminología empleada en CI.
-Parámetros de tensión y corriente:
Aunque hay muchos fabricantes de CI digitales, parte de la nomenclatura y terminología esta
estandarizada.
A) VIH (mín) – Voltaje de entrada de nivel alto: Nivel de voltaje que se requiere para un 1 lógico en
una entrada. Cualquier voltaje debajo de este nivel no será aceptado como ALTO por el circuito ló-
gico.
B) VIL (máx) – Voltaje de entrada de nivel bajo: Nivel de voltaje que se requiere para un 0 lógico en
una entrada. Cualquier voltaje encima de este nivel no será aceptado como BAJO por el circuito ló-
gico.
Técnicas Digitales
Familias Lógicas
2
C) VOH (mín) – Voltaje de salida de nivel alto: Nivel de voltaje mínimo de un circuito en 1 lógico bajo
condiciones de carga definidas.
D) VOL (máx) – Voltaje de salida de nivel bajo: Nivel de voltaje máximo de un circuito en 0 lógico
bajo condiciones de carga definidas.
1 1
lógico lógico
VOH (mín)
VIH (mín)
Voltage
Voltage
Intervalo no Intervalo inde-
permitido terminado
VIL (máx)
VOL (máx)
0 0
lógico lógico
Intervalos Requerimientos
de voltage de voltage
de salida de entrada
E) IIH – Corriente de entrada de nivel alto: Corriente que fluye en una entrada cuando se aplica un vol-
taje de nivel alto a dicha entrada.
F) IIL – Corriente de entrada de nivel bajo: Corriente que fluye en una entrada cuando se aplica un vol-
taje de nivel bajo a dicha entrada.
G) IOH – Corriente de salida de nivel alto: Corriente que fluye desde una salida en el estado 1 lógico en
condiciones de carga específicas.
H) IOL - Corriente de salida de nivel bajo: Corriente que fluye desde una salida en el estado 0 lógico en
condiciones de carga específicas.
- Factor de carga de salida (fan-out): En general la salida de un circuito lógico debe manejar varias en-
tradas lógicas. El factor de carga de salida se define como el número máximo de entradas lógicas que
una salida puede manejar confiablemente. Por ejemplo, una compuerta que se especifica con un factor
de carga de 10 puede manejar 10 entradas lógicas. Si este número es excedido, no se pueden garantizar
los voltajes de nivel lógico de salida.
- Retrasos o retardo de la propagación: Una señal lógica siempre experimenta un retraso al recorrer el
circuito de la compuerta. Los dos tiempos de retraso o retardo de propagación se definen como sigue:
- tPLH : tiempo de retraso al pasar del estado lógico 0 al 1 lógico.
- tPHL : tiempo de retraso al pasar del estado lógico 1 al 0 lógico.
Técnicas Digitales
Familias Lógicas
3
En términos generales estos tiempos no tienen el mismo valor y ambos variarán según las con-
diciones de carga. Los valores de los tiempos de propagación se utilizan como una medida de la veloci-
dad relativa los circuitos lógicos.
En la siguiente figura se da el ejemplo de un inversor. Note que ambos tiempos se miden entre
los puntos de 50% en las transiciones de entrada y salida.
1
Entrada 50 %
0
1
Salida 50 %
0
tPHL tPLH
- Inmunidad al ruido: Los campos eléctricos y magnéticos variables pueden inducir voltajes en los ca-
bles de conexión entre los circuitos lógicos. Estas señales espurias, no deseadas, se denominan ruido y
algunas veces pueden ocasionar que el voltaje de entrada de una compuerta caiga por debajo de
VIH(mín) o exceda VIL(máx), lo que podría producir una operación poco confiable. La inmunidad al
ruido se refiere a la capacidad del circuito para tolerar voltajes de ruido en sus entradas. A la medida
cuantitativa de inmunidad al ruido se la denomina margen de ruido y se la ilustra en la siguiente figu-
ra:
1 1
lógico lógico
VOH (mín)
VNH VIH (mín)
Voltage
Voltage
Intervalo no Intervalo inde-
permitido terminado
VIL (máx)
VOL (máx) VNL
0 0
lógico lógico
Intervalos
Requerimientos
de voltage
de voltage
de salida
de entrada
Técnicas Digitales
Familias Lógicas
4
El margen de ruido en estado alto VNH se define como:
VNH = VOH (mín) – VIH (mín)
El margen de ruido en estado bajo VNL se define como:
VNL = VIL (máx) – VOL (máx)
Familia lógica TTL
En la actualidad la familia lógica-transistor-transistor (TTL) todavía tiene un extenso uso en
aplicaciones que requieren dispositivos SSI y MSI. Sin embargo la tendencia indica una declinación en
el uso de TTL a favor de los CMOS. A esta familia lógica también se la conoce con el nombre de serie
74 ya que las compuertas de esta familia poseen ese número como parte de su código. La familia lógica
TTL está constituida por varias subfamilias o series. La siguiente tabla contiene una lista con el nombre
de cada una de las series TTL junto con el prefijo utilizado para identificar a que serie pertenecen los
diferentes CI.
Series TTL Prefijo Ejemplo de CI (inversor)
TTL estándar 74 7404
TTL Schottky 74S 74S04
TTL Schottky de baja potencia 74LS 74LS04
TTL Schottky avanzada 74AS 74AS04
TTL Schottky avanzada de baja potencia 74ALS 74ALS04
Las diferencias entre las varias series TTL se encuentran en sus características eléctricas, como
la disipación de potencia, los tiempos de retraso y la velocidad de conmutación. Los circuitos no difie-
ren en la distribución de terminales o en las operaciones lógicas efectuadas por los mismos.
- Características de la serie TTL estándar.
A) Rangos de voltaje de alimentación y temperatura: La serie 74 utiliza una fuente de alimentación
(Vcc) con un voltaje de 5 V, y funciona de manera confiable en el rango de 4.75 a 5.25 V. Esta se-
rie está diseñada para funcionar de manera adecuada en temperaturas ambientales que van de 0º a
70º C.
B) Niveles de voltaje: Los niveles de voltaje lógicos de entrada y salida se encuentran en la siguiente
tabla. Los valores mínimo y máximo que se muestran son para los peores casos de fuente de ali-
mentación, temperatura y condiciones de carga.
Técnicas Digitales
Familias Lógicas
5
Mínimo Típico Máximo
VOL - 0.2 0.4
VOH 2.4 3.4 -
VIL - - 0.8
VIH 2.0 - -
C) Disipación de potencia: Una compuerta NAND TTL estándar disipa una potencia promedio de
10mW. Esto quiere decir que un CI de 4 compuertas NAND consume una potencia promedio de 40
mW.
D) Retrasos de propagación: La compuerta NAND TTL estándar tiene retraso de propagación caracte-
rísticos de tPLH = 11 ns y tPHL = 7 ns, es decir con un promedio de 9 ns.
E) Factor de carga de la salida: Una salida estándar puede conectarse a 10 entradas TTL.
Características generales de las subseries TTL.
Los dispositivos TTL estándar (serie 74) rara vez se utilizan en los diseños de nuevos sistemas, debido
a las mejoras en el comportamiento de las series más nuevas de TTL, que se han perfeccionado con el
paso de los años. Estas otras series TTL, a menudo llamadas subfamilias ofrecen un amplio intervalo de
capacidad de velocidades y potencia.
A) Series 74L y 74H: Se desarrollaron las series 74L y 74H para proporcionar versiones de TTL de
baja potencia y alta velocidad respectivamente. Ambas tienen el mismo circuito básico que la serie
74 estándares, pero las diferencias en los valores de componentes del circuito básico dan a estas dos
series sus diferentes características. En comparación con la serie 74, la serie 74L es una versión de
baja potencia que consume menos potencia (1mW) pero a costa de un retraso de propagación mu-
cho mayor (33 ns); la serie 74H es una versión de alta velocidad que tiene un retraso de propaga-
ción reducido (6 ns) a costa de un mayor consumo de potencia (23 mW).
B) Serie 74S, TTL Schottky: En los CI de esta subfamilia se incluyen diodos de barrera Schottky
(SBD) conectados entre la base y el colector de los transistores. Esto disminuye el retraso de propa-
gación promedio (3 ns) al evitar que el transistor entre demasiado en saturación. Como vemos esta
serie es dos veces más rápida que la 74H y su consumo de potencia es de 20 mW.
C) Serie 74LS (LS-TTL), TTL Schottky de bajo consumo de potencia: La serie 74LS es una versión de
la serie 74S con un menor consumo de potencia y menor velocidad. Una compuerta NAND de la
serie 74LS tendrá un retraso de propagación promedio de 9.5 ns y una disipación de potencia pro-
medio de 2 mW.
D) Serie 74 AS (AS-TTL), TTL avanzada Schottky: La serie 74AS proporciona una mejora considera-
ble en la velocidad sobre la 74S con requerimiento de consumo de potencia mucho menor. La si-
guiente tabla muestra una comparación entre la 74AS y la 74S:
Técnicas Digitales
Familias Lógicas
6
74S 74AS
Retraso de propagación 3 ns 1.7 ns
Disipación de potencia 20 mW 8 mW
E) Serie 74ALS, TTL avanzada Schottky de bajo consumo de potencia: Esta serie ofrece mejoras obre
la serie 74LS tanto en velocidad como en disipación de potencia, pero su alto costo ha ocasionado
que no reemplace a la 74LS excepto en las aplicaciones de alta velocidad. La siguiente es una tabla
comparativa:
74LS 74ALS
Retraso de propagación 9.5 ns 4 ns
Disipación de potencia 2 mW 1.2 mW
F) Serie 74F, TTL FAST: Es la más nueva de las series TTL. Una compuerta NAND típica tiene una
demora o retraso promedio de propagación de 3ns y un consumo de potencia de 6 mW.
Familia lógica CMOS.
La tecnología MOS (semiconductor-metal-óxido) deriva su nombre de la estructura básica del
electrodo metálico sobre un óxido aislante que a su vez está sobre un sustrato semiconductor. Los tran-
sistores en la tecnología MOS son del tipo de efecto de campo, por lo que son llamados MOSFET.
Las principales ventajas del MOSFET son un proceso de fabricación relativamente simple y
poco costoso, es pequeño y consume muy poca potencia.
La principal desventaja de esta familia es su relativa baja velocidad de operación cuando se la
compara con la familia TTL.
-Características de los circuitos lógicos MOS.
A) Velocidad de propagación: Una compuerta NAND común tiene un tiempo de retraso en la propaga-
ción de 50 ns.
B) Margen de ruido: Comúnmente los márgenes de ruido están alrededor de 1.5 V cuando operan con
una tensión de alimentación desde Vdd = 5 V, y serán proporcionalmente mayores para valores más
grandes de Vdd.
C) Factor de carga (fan-out): Debido a la resistencia de entrada extremadamente elevada en cada en-
trada de los MOSFET, la lógica CMOS puede operar fácilmente con un factor de carga a la salida
de 50, que es mucho mejor que en las familias TTL.
Técnicas Digitales
Familias Lógicas
7
D) Consumo de potencia: los circuitos lógicos CMOS consumen pequeñas cantidades de potencia de-
bido a las resistencias relativamente grandes que se utilizan. Una compuerta inversora puede con-
sumir en promedio 0.1 mW.
E) Sensibilidad estática: Todos los dispositivos, en mayor o menor grado, son sensibles a daño por
electricidad estática. El cuerpo humano es un gran almacén de cargas electrostáticas. Si después to-
ca un dispositivo electrónico, parte de esa carga se transmitirá al dispositivo. Si la carga transferida
es muy grande el dispositivo será destruido.
Las familias lógicas CMOS son especialmente susceptibles a daño por descarga electrostática. Esto
es consecuencia directa de la muy alta impedancia de entrada que caracteriza a los MOSFET. Las
familias TTL tienen una susceptibilidad menor.
Para evitar daños en los CI de la familia CMOS hay que evitar tocar los terminales del CI e intro-
ducir el mismo en el circuito inmediatamente después de haberlo sacado de su envase protector y
no se deben dejar desconectadas las entradas del CI que no se utilicen, porque las entradas abiertas
tienden a absorber cargas estáticas.
- Características de las series CMOS:
Antes de examinar las diferentes series CMOS será útil definir algunos términos que se utilizan cuando
se van a emplear CI de diferentes familias o series juntas o como repuesto uno de otro.
Compatible con terminales: Dos CI son compatibles con terminales cuando sus configuraciones de
terminales son iguales.
Equivalentes funcionalmente: Dos CI son equivalentes funcionalmente cuando las funciones lógicas
que ejecutan son idénticas.
Eléctricamente compatibles: Dos CI son eléctricamente compatibles cuando se pueden conectar en
forma directa entre sí, sin necesidad de acciones especiales para obtener el funcionamiento correcto.
A) Series 4000/1400: La serie 4000 fue introducida por RCA y la serie 1400 por Motorola Inc. Los
dispositivos en las series 4000/1400 tienen una disipación de potencia muy baja y pueden operar en
un amplio rango de tensiones (3 a 15 V). Son muy lentos en comparación con TTL y otras series
CMOS y tienen muy bajas capacidades de corriente de salida. Sus terminales no son eléctricamente
compatibles con ninguna serie TTL.
B) Serie 74C: Esta serie es compatible con terminales y equivalente funcionalmente con los dispositi-
vos TTL, que tienen el mismo número. Esto hace posible reemplazar algunos circuitos TTL por un
diseño equivalente CMOS. Las características de funcionamiento de la serie 74C son casi las mis-
mas que las de la serie 4000.
C) Serie 74HC/HCT, CMOS de alta velocidad: Se trata de una versión mejorada de la serie 74C, que
tiene un incremento de 10 veces en la velocidad de conmutación y una mayor capacidad para co-
rriente de salida. Los CI 74HC/HCT son compatibles con terminales y equivalentes funcionalmente
a los CI de la familia TTL con el mismo número de dispositivo. Los dispositivos 74HCT son eléc-
tricamente compatibles con los CI TTL, pero los 74HC no lo son.
Técnicas Digitales
Familias Lógicas
8
D) Serie 74AC/ACT, CMOS avanzado: Esta serie de los CMOS es equivalente funcionalmente con la
familia TTL pero no es compatible con terminales con TTL. Los dispositivos 74AC no son eléctri-
camente compatibles con TTL. Los dispositivos 74ACT se pueden conectar directamente con TTL.
La numeración de los dispositivos de estas series tiene ligeras diferencias con la numeración de
TTL, 74C, 74HC y 74HCT. Se utiliza un número de 5 dígitos para el dispositivo, que siempre em-
pieza con el número 11, como se ilustra en los siguientes ejemplos:
74AC11004 74HC04
74ACT11293 74HCT293
- Voltaje de alimentación: Los dispositivos de la serie 4000/1400 y 74C funcionan con valores de Vdd
entre 3 y 15 V, lo cual los hace muy aceptables. Se pueden emplear en circuitos de bajo voltaje alimen-
tados con baterías, en circuitos estándar de 5V y en circuitos en los cuales se emplea un voltaje de ali-
mentación más alto para lograr los márgenes de ruido requeridos para el funcionamiento en entornos de
alto ruido. Las series 74HC/HCT y las 74AC/ACT funcionan dentro de un intervalo mucho más estre-
cho de suministro de voltaje, entre 2 y 6 V.
- Niveles de voltaje lógico y márgenes de ruido: Los niveles de voltaje de salida serán distintos para las
diferentes series de CMOS. En la siguiente tabla se enumeran estos voltajes para las series de CMOS y
TTL. Para todos los valores incluidos en la tabla se supone una tensión de alimentación de 5 V y que
todas las salidas manejan entradas de la misma familia lógica.
Los márgenes de ruido para cada serie también se enumeran en dicha tabla, y se calculan con el
empleo de:
VNH = VOH (mín) – VIH (mín)
VNL = VIL (máx) – VOL (máx)
Se debe tener en cuenta que, en general, los dispositivos CMOS tienen márgenes de ruido más grandes
que los TTL. La diferencia sería mucho mayor si se hicieran funcionar los dispositivos CMOS con un
voltaje de suministro mayor a 5 V.
CMOS TTL
Parámetros
4000 74HC 74HCT 74AC 74ACT 74 74LS 74AS 74ALS
VIH(mín) 3.5 3.5 2.0 3.5 2.0 2.0 2.0 2.0 2.0
VIL(máx) 1.5 1.0 0.8 1.5 0.8 0.8 0.8 0.8 0.8
VOH(mín) 4.95 4.9 4.9 4.9 4.9 2.4 2.7 2.7 2.7
VOL(máx) 0.05 0.1 0.1 0.1 0.1 0.4 0.5 0.5 0.4
VNH 1.45 1.4 2.9 1.4 2.9 0.4 0.7 0.7 0.7
VNL 1.45 0.9 0.7 1.4 0.7 0.4 0.3 0.3 0.4
Técnicas Digitales
Familias Lógicas
9
Interfaces entre familias lógicas
- Interfaz CMOS-TTL
Esta exposición es para el caso en el que un CMOS excita a un TTL. En la tabla anterior se muestra
que la tensión mínima de salida para nivel alto en CMOS es de 4,9 V. Puesto que este valor excede la
tensión mínima de entrada para el nivel alto de 2 V que requiere la lógica TTL, CMOS es compatible
con TTL para el estado alto.
Un circuito CMOS tiene una tensión máxima de salida para el nivel bajo de 0,1 V. Puesto que este
valor es menor que la tensión máxima de entrada para nivel bajo de 0,8 V requerida por TTL, CMOS
también es compatible con TTL para el estado bajo.
En términos de corriente, CMOS puede absorber 4 mA para el estado de salida bajo con una
tensión de salida garantizada. Cuando excita a una compuerta TTL, la compuerta CMOS debe ser ca-
paz de absorber 1,6 mA de cada entrada TTL. Esto limita el fan-out de la compuerta CMOS a dos en-
tradas TTL (2 x 1,6 mA= 3,2 mA) como se muestra en la siguiente figura.
1
1
1 1
2
2
2 2
CMOS-TTL estandar.
Fan-out= 2 CMOS-TTL Schottky. CMOS-TTL Schottky
Fan-out=2 avanzada.
Fan-out=2
10
CMOS-TTL Schottky
de bajo consumo.
Fan-out= 10
Cuando excita a una compuerta TTL de bajo consumo (74LS), la compuerta CMOS debe ser
capaz de absorber 400 uA de cada entrada TTL. Esto limita el Fan-out de la compuerta CMOS a diez
entradas TTL LS (10 x 400 uA= 4 mA).
Cuando excita a una compuerta TTL Schottky (74S), la compuerta CMOS debe ser capaz de
absorber 2 mA de cada entrada TTL. Esto limita el fan-out de la compuerta CMOS a dos entradas TTL
S.
Por último, cuando excita a una compuerta TTL Schottky avanzada (74AS), la compuerta
CMOS debe ser capaz de absorber 2 mA de cada entrada TTL. Esto limita el fan-out de la compuerta
CMOS a dos entradas TTL AS.
Técnicas Digitales
Familias Lógicas
10
- Interfaz TTL- CMOS
Cuando una compuerta TTL excita a una CMOS, la interfaz no es tan simple como la CMOS a
TTL. Las familias TTL tienen tensiones mínimas de salidas para el nivel alto que oscilan de 2,4 V a
2,7 aprox. La tensión mínima de entrada para el nivel alto requerida por un CMOS es de 3,15 V.
Luego la tensión de salida TTL no es suficiente para excitar un dispositivo CMOS en nivel alto. En
el estado bajo los niveles de tensión son compatibles.
Para establecer una adecuada interfaz TTL – CMOS, debe añadirse una resistencia de pull up (Rp)
conectada a Vcc como muestra la siguiente figura.
En el estado bajo, la compuerta TTL excitadora debe absorber corriente de la resistencia así
como de las entradas CMOS a la que está conectada. Este requerimiento establece el valor de Rp de
acuerdo a la siguiente ecuación
VCC VOL ( min )
Rp
I OL (TTL ) nI IL (CMOS )
Donde n es el número de entradas CMOS que se están excitando.
