0% encontró este documento útil (0 votos)
52 vistas5 páginas

Diseño de Circuitos Combinatorios

Cargado por

Facundo Topa
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
0% encontró este documento útil (0 votos)
52 vistas5 páginas

Diseño de Circuitos Combinatorios

Cargado por

Facundo Topa
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

CIRCUITOS Y SISTEMAS DIGITALES

TRABAJO PRÁCTICO 7

Circuitos Combinatorios: Análisis y Diseño

7.01.- Definir a qué se llama circuito combinatorio. Definir sus características


de entrada y salida. Relacionar el concepto de circuito combinatorio con el
concepto de función lógica.

7.02.- Diseñar los circuitos combinatorios que se detallan a continuación.


Para ello, y según convenga o corresponda:
 obtener la tabla de verdad,
 obtener la función lógica,
 simplificar la función por medio de Diagramas de Karnaugh,
 implementar en la forma más conveniente.

a. Sumador de dos números de 1 bit cada uno (half adder).


b. Sumador de 3 bits (dos números de 1 bit más carry) (full adder).
c. Sumador de dos números de 2 bits.
d. Sumador en paralelo de dos números de 4 bits, por interconexión de
sumadores completos (full adders) con transporte (carry) serie.
e. Sumador en paralelo de dos números de 4 bits, por interconexión de
sumadores completos (full adders) con transporte (carry) paralelo.
f. Complementador de números de 4 bits, a la base y a la base menos uno.
g. Comparador de dos números de 2 bits, por igualdad/desigualdad.
h. Comparador de dos números de 2 bits, por igualdad/mayor/menor.
i. Generador de paridad para palabras de 8 bits.
j. Detector de paridad en palabras de 8 bits.
k. Codificador de decimal a BCD 8421.
l. Codificador de 8 líneas a 3 líneas (octal - binario).
m. Convertidor de código BCD 8421 a BCD Exceso 3.
n. Decodificador de BCD 8421 a decimal.
o. Decodificador de BCD 8421 a código de 7 segmentos.
p. Multiplexor de dos entradas de control.
q. Demultiplexor de 2 entradas de control.
r. Generador y detector de Hamming para palabras de 4 bits.

7.03.- Indicar qué función realizan los siguientes circuitos. Para ello hacer la
tabla de verdad y analizarla. Dibujar el circuito con un software que permita
simular el funcionamiento real de la conexión. Analizar los resultados
obtenidos.

a.-
b.-

c.-

d.-
e.-

f.-
7.04.- Un circuito lógico tiene cinco entradas A, B, C, D, E, y tres salidas Z0, Z1 y
Z2. La salida Z0 debe ser uno cuando la mayoría de las entradas son 1. La salida
Z1 debe ser 1 cuando haya entre 1 y 4 unos en las entradas. La salida Z2 debe
dar 1 cuando haya 2, 3 o 4 unos en las entradas. Diseñar el circuito lógico
correspondiente:

a.- En su expresión mínima suma de productos, implementándolo con un


único tipo de compuertas.

b.- En la expresión más apropiada para ser implementada con multiplexores de


orden 4.

7.05.- Los resultados de una competencia se juzgan por medio de cinco jueces. El
voto de cada juez se computa como 1 (aprobado) o 0 (desaprobado) en una línea
individual que oficia como entrada a un circuito lógico. Las reglas de la
competencia requieren que no se admita más de un voto de disenso. Esto
significa que si la votación es 2-3 o 3-2, la competencia debe continuar. El
circuito lógico tiene dos salidas, Z1 y Z2, que cumplan las siguientes condiciones:
- Si el resultado es 5-0 o 4-1 para aprobar, Z1Z2=11;
- Si el resultado es 0-5 o 1-4 para desaprobar, Z1Z2 = 00;
- Si el resultado es 2-3 o 3-2, Z1Z2 = 10.

Diseñar el circuito e implementarlo, en su forma mínima suma de productos, con


compuertas de un único tipo.

7.06.- Implementar un circuito que permita sumar dos números de dos bits.
Analizar los rangos de números a sumar, las diferencias que se producen en las
tablas de verdad y en las implementaciones cuando los números a sumar se
representan:

a.- Sin signo.


b.- Con signo, notación complemento a la base.
c.- Con signo, notación complemento a la base menos 1.

7.07.- Repetir el ejercicio anterior para un circuito que permita restar dos
números de dos bits, en las mismas condiciones anteriores.

También podría gustarte