Arquitectura de Computadores

TRABAJO PRÁCTICO

Memoria Interna - Memoria Caché

Integrantes del Grupo 2:

● Gómez, Sofia Daiana
● Ríos Benitez, Nancy Valeria
● Chauque, Abril
● Morello Flores, Maria Laura
● Sánchez Tejeda, María Alejandra

Profesora:
Reyes, Nora Andrea

Cuatrimestre: 1 – Año: 2024

Curso: Virtual - lunes 18:30hs

UNIVERSIDAD ARGENTINA DE LA EMPRESA

FACULTAD DE INGENIERÍA Y CIENCIAS EXACTAS
 Índice

Índice…………………................................…………………………............................ 1

Sistemas de Memoria................................…………………………............................ 2

Características................................................................................................. 2

Jerarquía de Memorias.................................................................................... 4

Memoria Caché ......................................................................................................... 6

¿Qué es y para qué sirve? ............................................................................. 1

Elementos del diseño de la caché................................................................... 1

Implementación de niveles de caché............................................................... 1

Memoria Principal....................................................................................................... 1

Organización.................................................................................................... 1

DRAM.............................................................................................................. 1

SRAM............................................................................................................... 1

Comparación entre DRAM y SRAM ................................................................ 1

DRAM Síncrona y Asíncrona .......................................................................... 1

Memoria ROM ................................................................... ....................................... 1

ROM ................................................................................................................ 1

Tipos de ROM.................................................................................................. 1

1
 Sistemas de Memoria

Características
Las características de los sistemas de memoria son las siguientes:

1. Jerarquía de Memoria

● Registro: Memoria más rápida y cercana al procesador.

● Caché: Memoria intermedia entre el procesador y la RAM, con alta velocidad.
● Memoria Principal (RAM): Memoria de acceso aleatorio, utilizada para
almacenar datos y programas en uso.
● Memoria Secundaria: Dispositivos de almacenamiento masivo como discos
duros y SSDs, más lentos pero con mayor capacidad.

2. Ubicación
● Procesador: Memoria caché y registros dentro del procesador. También
habrá registro dentro de los componentes del procesador, como en la unidad
de control.
● Interna (Primaria): La memoria principal o RAM.
● Externa (Secundaria): dispositivos periféricos de almacenamiento, tales
como discos rígidos y SSD, pendrives, etc.

3. Capacidad

● Cantidad de datos que la memoria puede almacenar, medida en bytes (KB,

MB, GB, TB).Está determinada por el tamaño de la palabra y número de
palabras. La palabra es la unidad fundamental de organización de la
memoria. Su tamaño suele coincidir con el número de bits utilizados para
representar números y con la longitud de las instrucciones en el sistema.
○ En las memorias internas, las longitudes de palabras comunes son 8,
16, y 32 bits, mientras que las memorias externas se suelen expresar
en bytes y en sus múltiplos: gigabytes, terabytes.

4. Ancho de Banda

● Cantidad de datos que pueden ser transferidos desde y hacia la memoria en

un tiempo dado, medida en bits por segundo (bps).
●

2
5. Unidad de transferencia

● Puede ser palabra o bloque. Generalmente por palabra en las memorias

internas, y por bloque en las memorias externas.

6. Método de Acceso

● Acceso secuencial: La memoria se organiza en unidades que son registros

y los datos se acceden uno a continuación del otro. Por eso para acceder a
un dato en una memoria de acceso secuencial tengo que atravesar todos los
otros hasta llegar al dato que quiero.
● Acceso directo: Los datos tienen una dirección única basada en su dirección
física, para acceder directamente. No necesito hacer una búsqueda
secuencial, a menos que se indique un bloque y ahí si, dentro del bloque se
realizará una búsqueda secuencial hasta el dato.
● Acceso aleatorio: Cada posición direccionable de memoria tiene un único
mecanismo de acceso cableado físicamente. Es el tipo de acceso de las
memorias RAM y caché.
● Acceso asociativo: Es una memoria del tipo aleatorio que permite hacer
comparaciones de ciertas posiciones de los bits, buscando que coincidan
alguno de los valores. Cuando esa parte coincide, se direcciona a esa parte
de memoria. Las memorias caché pueden tener este tipo de acceso.

7. Prestaciones
● Tiempo de Acceso: Tiempo requerido para acceder a una ubicación de
memoria y leer o escribir datos.
● Tiempo de Ciclo: Se aplica principalmente a las memorias de acceso
aleatorio y consiste en el tiempo de acceso y algún tiempo más que se
requiere antes de que pueda iniciarse un segundo acceso a memoria.
Depende de las características del bus de sistema y no del procesador.
● Velocidad de transferencia: Es la velocidad en la que se pueden transferir
datos hacia o desde una unidad de memoria.

8. Características Físicas:
Volatilidad

● Memoria Volátil: Pierde los datos cuando se apaga el sistema (e.g., RAM).
● Memoria No Volátil: Retiene los datos sin energía (e.g., ROM, SSD).

Borrable/no borrable

● Borrable:Los datos se pueden sobrescribir.

● No Borrable: No se pueden modificar sus datos.

3
9. Organización de Memoria

● Disposición o estructura física en bits para formar palabras. En memorias de

acceso aleatorio, su organización es un aspecto clave de diseño.

10. Costo

● Relación entre el costo y la capacidad de la memoria, generalmente, a mayor

velocidad y menor tiempo de acceso, mayor es el costo por byte.

11. DIspositivo físico

● Semiconductor (RAM, SDD)

● Soporte magnético (discos HDD, cintas magnéticas)
● Soporte óptico (CDs, DVDs)
● Magneto-óptico

Jerarquía de Memorias

La jerarquía de memorias es un esquema organizativo utilizado en sistemas

de computadoras para optimizar el rendimiento y la eficiencia del acceso a datos. Se
basa en la disposición de diferentes tipos de memoria en niveles que varían en
velocidad, tamaño y costo. Aquí están los niveles típicos de la jerarquía de
memorias:

1. Registros

● Características: Memoria más rápida y costosa.

● Ubicación: Dentro del CPU.
● Uso: Almacena datos e instrucciones en uso inmediato.

2. Caché

● Características: Muy rápida pero limitada en tamaño.

● Ubicación: Entre el CPU y la RAM.
● Uso: Almacena datos e instrucciones a los que el CPU accede
frecuentemente.

3. Memoria Principal (RAM)

4
 ● Características: Moderadamente rápida y volátil.
● Ubicación: Directamente accesible por el CPU.
● Uso: Almacena programas y datos en ejecución.

4. Almacenamiento Secundario

● Discos Duros (HDD), Unidades de Estado Sólido (SSD)

● Características: Gran capacidad, no volátil, más lenta que la RAM.
● Ubicación: Fuera del CPU, accesible a través del bus de datos.
● Uso: Almacena datos y programas de manera permanente.

5. Almacenamiento Terciario

● Ejemplos: Cintas magnéticas, discos ópticos.

● Características: Muy gran capacidad, no volátil, mucho más lenta.
● Uso: Archivos de respaldo y almacenamiento a largo plazo.

6. Almacenamiento en la Nube

● Características: Escalabilidad y accesibilidad remota.

● Uso: Almacenamiento de datos accesible desde cualquier ubicación con
conexión a Internet.

Funcionamiento de la Jerarquía

Teniendo en cuenta las tres características clave de coste, capacidad y

tiempo de acceso, se cumple que:

● A menor tiempo de acceso, mayor coste por bit.

● A mayor capacidad, menor coste por bit
● A mayor capacidad, mayor tiempo de acceso.

Para poder satisfacer las prestaciones requeridas sin tener costos

excesivamente altos, es importante balancear estos aspectos correctamente. La
respuesta es no contar con un solo componente de memoria, sino emplear una
jerarquía de memoria.
La idea central es que los datos y programas más utilizados se almacenan en
los niveles más rápidos y costosos, mientras que los menos utilizados se mantienen
en los niveles más lentos y económicos. Esto permite un acceso rápido a los datos
críticos mientras se gestiona eficientemente la capacidad y el costo.

5
Beneficios:

● Rendimiento Mejorado: Acceso más rápido a datos e instrucciones.

● Costo-Eficiencia: Uso eficiente de diferentes tipos de memoria según su
costo y velocidad.
● Escalabilidad: Capacidad de ampliar el almacenamiento sin afectar
significativamente el rendimiento.

La Memoria Caché

La memoria caché es un tipo de memoria de alta velocidad que se sitúa entre

la CPU y la memoria principal (RAM). Se utiliza para almacenar temporalmente los
datos e instrucciones que la CPU utiliza con mayor frecuencia.

Propósito:

El objetivo principal de la memoria caché es mejorar el rendimiento del

sistema reduciendo el tiempo de acceso a los datos. Al almacenar en caché los
datos más utilizados, se minimiza la necesidad de acceder a la memoria principal,
que es más lenta, permitiendo que el CPU procese las instrucciones más
rápidamente.

Características Principales:

1. Alta Velocidad: Mucho más rápida que la memoria principal, lo que permite
tiempos de acceso menores.
2. Volátil: Los datos se pierden cuando se apaga el sistema.
3. Pequeña Capacidad: Generalmente tiene una capacidad mucho menor en
comparación con la RAM.

Funcionamiento:

Cuando la CPU necesita acceder a datos, primero verifica si esos datos están
en la caché. Si están (hit), los utiliza directamente desde la caché. Si no están
(miss), los recupera de la memoria principal y los almacena en la caché para futuros
accesos.
La transferencia de CPU a la Caché y viceversa es a través de palabras. La
transferencia de Caché a Memoria principal y viceversa es a través de bloques.

6
Tipos de Memoria Caché:

1. Caché L1: Integrada en el propio chip del procesador, es la más rápida y de

menor capacidad.
2. Caché L2: Puede estar en el chip o en un chip separado, es más grande y
ligeramente más lenta que la L1.
3. Caché L3: Compartida entre múltiples núcleos del procesador, más grande y
más lenta que la L2, pero aún más rápida que la RAM.

Beneficios:

● Mejora del Rendimiento: Reduce significativamente el tiempo de acceso a

datos e instrucciones.
● Eficiencia de Procesamiento: Permite a la CPU ejecutar tareas de manera
más rápida y eficiente.
●

Elementos de diseño de la caché

Tamaño de caché
Debido a su coste elevado, la caché será pequeña, pero de capacidad
suficiente para cumplir su propósito de intermediario. Además, si es de tamaño muy
grande, pierde velocidad y se vuelve ineficiente.

Función de correspondencia:
Determina qué bloque de memoria principal ocupa actualmente una línea
dada en la caché.

● Directa: hace corresponder cada bloque de memoria principal a una línea de

posible caché.
La caché le da una posición concreta a cada bloque. Eso quiere decir, que si
en un programa se referencian varias veces palabras de dos bloques
distintos que se hayan asignado en la misma línea, los bloques se
intercambian de manera continua en la caché.

● Asociativa: en la correspondencia asociativa, se permite que cada bloque de

memoria principal se pueda cargar en cualquier línea de la caché, a
diferencia de la directa.
La lógica de control de la caché identifica las direcciones de memoria
solamente como una etiqueta y un campo de palabras. El campo de una
etiqueta identifica un bloque de memoria principal. Para verificar si un bloque

7
 está en la caché, la lógica de control examinará al mismo tiempo todas las
etiquetas de líneas, hasta que se encuentre una coincidencia.
En este tipo de correspondencia, cualquier bloque puede reemplazarse en el
momento que se escriba uno nuevo dentro de la caché.

● Asociativa por conjuntos: La caché se dividirá en conjuntos y dentro de

cada bloque, será asignado un conjunto específico, dentro de ellos el bloque
podrá estar en cualquier línea.

Algoritmo de sustitución:
Una vez que se ha llenado la caché, para introducir un nuevo bloque se debe
sustituir uno de los bloques existentes.
● Utilizado menos recientemente (LRU (Least recently used)): la sustitución
del bloque se ha mantenido por más tiempo en la caché sin ser referenciado.
● Primero en entrar-primero en salir (FIFO (First In- First Out)): el primer
bloque que ingresó a la caché es el que será reemplazado cuando
necesitamos espacio para un nuevo bloque.
● Utilizado menos frecuentemente (LFU (Least frequently used)): se
reemplaza el bloque del conjunto que tiene menos referencias.
● Aleatorio: se toma una línea al azar entre otras posibles líneas.

Política de escritura:
Define el modo de gestionar las actualizaciones de datos entre la caché y la
memoria principal.
● Escritura directa o inmediata (write through): cuando se realiza una
operación de escritura en la caché, se escribe de manera inmediata en la
memoria principal, siempre y cuando el contenido de la memoria principal sea
válido. Cualquier otro módulo procesador-caché tiene la capacidad de
monitorear el tráfico a memoria principal para mantener la coherencia en la
propia caché. Una de sus desventajas, es que llega a producir tráfico
sustancial con la memoria que puede generar un cuello de botella.
● Postescritura (copy back): las escrituras o actualizaciones se realizan
solamente en la caché y la memoria principal se actualiza cuando el bloque
es sustituido, es decir, escrito en la memoria principal. La desventaja, es que
se tienen porciones en memoria principal que no son válidas y que los
accesos E/S, se tienen que hacer solamente por caché.
Se dice que un sistema que logre evadir esta clase de problemas, significa
que logra mantener la coherencia de la caché.
● Vigilancia del bus con escritura inmediata: se monitoriza el bus de
direcciones para detectar operaciones de escritura en memoria de otros
maestros para actualizar la caché en tiempo real y mantener la coherencia.
● Transparencia de hardware: un hardware adicional se encarga
automáticamente de mantener la consistencia entre la caché y la memoria
principal.

8
 ● Memoria excluida de caché: Ciertas áreas de la memoria principal no se
almacenan en la caché para evitar problemas de coherencia en datos no
críticos.

Tamaño de línea:
A medida que el tamaño del bloque crece, la tasa de aciertos va creciendo
por el principio de localidad, lo cual es probable que todo el conjunto de datos de
una palabra referenciada sean referenciados en un futuro. Sin embargo, al aumentar
más el tamaño de bloque, muchos más datos útiles son llevados a la caché. Pero su
tasa de aciertos, va a comenzar a decaer al tener un tamaño de bloque mayor;
aumenta el riesgo de que la nueva información que fue captada, sea sobrescrita con
otros datos, disminuyendo la eficiencia a la hora de reutilizar la información
almacenada.
No hay un valor óptimo definitivo, un tamaño entre 8 y 64 bytes son los que
más se aproximan.

Número de cachés:
Se puede disponer de caché on-chip (dentro del procesador) o caché off-chip
(externa).
La caché on-chip reproduce la actividad del bus externo del procesador y
reduce los tiempos de ejecución e incrementa las prestaciones globales del sistema.
Cuando los datos se encuentran en esta, se elimina el acceso al bus. Ya que los
caminos al procesador son muy cortos a comparación con la longitud de buses.

● Uno o dos niveles (multinivel):

Los niveles de caché, buscan mejorar constantemente la velocidad de acceso y la
capacidad de memoria del procesador.
● Caché interna nivel 1 (L1)
● Caché externa nivel 2 (L2)
● Caché nivel 3 (L3): inicialmente, L3 era accesible a través del bus
externo, pero en la actualidad, los microprocesadores la han
incorporado siendo una L3 on-chip.

● Unificada o partida: En la caché unificada, las instrucciones y datos se

almacenan en la misma caché. En la caché partida, estarán separados.

Implementación de Niveles de Caché

La caché se organiza en varios niveles, cada uno con una proximidad

diferente al procesador y a la memoria principal. Estos niveles están diseñados para
reducir el tiempo de acceso a los datos e instrucciones que se usan con mayor
frecuencia. Cuando el procesador hace una solicitud de acceso a una posición de

9
memoria, primero busca en la caché L1, que es la más rápida y pequeña. Si los
datos no se encuentran en L1, entonces pasa a buscar en L2, y así sucesivamente.
Este sistema jerárquico mejora la eficiencia al minimizar los tiempos de espera y
optimiza el rendimiento del procesador. Además, algunos sistemas avanzados
pueden incluir una caché L3, que es más grande pero más lenta que L2,
proporcionando un almacenamiento intermedio adicional y mejorando aún más el
rendimiento.

La Memoria Principal

Organización

Uno de los elementos básicos de los cuales se compone una memoria es la celda
de memoria. Estas celdas, comparten ciertas propiedades entre ellas:
● Tienen dos estados estables (o semiestables), que pueden utilizarse para
representar el 1 y 0 binario.
● Se puede escribir en ellas para fijar su estado.
● Se pueden leer para detectar su estado.

Comúnmente las celdas suelen tener tres terminales que transportan señales
eléctricas:
● Terminal de selección: selecciona una celda para que se pueda llevar a
cabo una operación de lectura o escritura.
● Terminal de control: determina si se trata de una operación de escritura o
lectura.
● El tercer terminal, en escritura, proporciona la señal la cual fija el estado de
la celda a 1 o 0. Para lectura, se utiliza como salida del estado de la celda.

DRAM o Dynamic RAM

Es una memoria semiconductora de acceso aleatorio conocida también como

la RAM dinámica y se utiliza para la memoria principal.
La DRAM está hecha con celdas que almacenan los datos como cargas
eléctricas en condensadores. La presencia o ausencia de carga en un condensador
se interpreta como el uno o el cero binarios. Como los condensadores tienen una

10
tendencia natural a descargarse, las DRAM requieren refrescos periódicos para
mantener memorizados los datos. El término dinámica hace referencia a esta
tendencia a que la carga almacenada se pierde incluso manteniéndola siempre
alimentada.

En la siguiente imagen se muestra la estructura

típica de una celda elemental de memoria DRAM, que
memoriza un bit. La línea de dirección se activa cuando se
va a leer o escribir el valor del bit de la celda. El transistor
actúa como un conmutador que se cierra (permitiendo el
paso de corriente) si se aplica tensión eléctrica a la línea de
direcciones, y se abre (no fluye corriente) cuando la tensión
aplicada es nula.
Para la operación de escritura se aplica un valor de
tensión en la línea de bit; valor de tensión alto = 1; tensión
baja = 0. Se aplica entonces una señal a la línea de
direcciones, permitiendo que se transfiera carga al
condensador.
Para la operación de lectura, cuando se selecciona
la línea de direcciones, el transistor entra en conducción y la carga almacenada en
el condensador es transferida a la línea de bit y a un amplificador detector o
amplificador de lectura, el cual compara la tensión del condensador con un valor de
referencia y determina si la celda contiene un UNO lógico o un CERO. La lectura de
la celda descarga el condensador, cuya carga debe restablecerse para completar la
operación.
Aunque la celda de DRAM se usa para almacenar un solo bit (0 ó 1), es un
dispositivo esencialmente analógico. El condensador puede almacenar cualquier
valor de carga dentro de un rango, y su comparación con un valor umbral determina
si dicha carga se interpreta como UNO o como CERO.

SRAM o Static RAM

Como la DRAM, la SRAM es una memoria semiconductora de acceso

aleatorio, pero es más costosa, más rápida y menos densa que ésta. Se utiliza para
la memoria caché.
En contraste con la DRAM, la SRAM es un dispositivo digital, basado en los
mismos elementos que se usan en el procesador.
En una SRAM los valores binarios se almacenan utilizando configuraciones
de puertas que forman biestables (flip-flops).
Las SRAM mantienen sus datos mientras estén alimentadas.
En la figura se muestra la estructura de una celda elemental de memoria
SRAM.

11
 Cuatro transistores (T1, T2, T3, T4)
están conectados en una
configuración cruzada que
produce estados lógicos
estables.
En el estado lógico 1, el punto
C1 está en alta y el C2 está en
baja. En este estado T1 y T4
están en corte y T2 y T3 están en
conducción.
En el estado lógico 0, el punto C1
está en baja y el C2 está en alta.
En este estado T1 y T4 están en
conducción y T2 y T3 están en
corte. Ambos estados son
estables y se mantienen mientras
se esté alimentando la celda de
una tensión contínua de corriente
directa. A diferencia de la DRAM
no se necesita refrescar el dato para mantenerlo. La línea de direcciones en la
SRAM se emplea para abrir o cerrar un conmutador. La línea de direcciones
controla en este caso dos transistores (T5 y T6). Cuando se aplica señal a esta línea,
los dos transistores entran en conducción, permitiendo la operación de lectura o de
escritura. En una operación de escritura, el valor de bit deseado se aplica a la
línea , y su complemento a la línea . Esto fuerza a los 4 transistores (T1, T2, T3,
T4) al estado apropiado. En una operación de lectura, el valor del bit se lee de la
línea .

Comparación entre DRAM Y SRAM

Memoria DRAM Memoria SRAM

De acceso Aleatorio De acceso aleatorio

E-L mediante señales eléctricas E-L mediante señales eléctricas

Volátil Volátil

Dinámica: Refrescos periódicos Estática

12
Dispositivo digital con características Dispositivo digital
analógicas

Celdas pequeñas Celdas grandes

Más densa Menos densa

Más económica Menos económica

Menos rápida Más rápida

Preferida para memorias grandes: Preferida para memorias chicas:

memoria principal memoria caché y registros

● Ambas memorias son de acceso aleatorio: Se accede a sus datos e

instrucciones almacenadas directamente mediante lógica de
direccionamiento cableada interna. Permiten leer y escribir datos rápidamente
en ellas, mediante señales eléctricas.
● Ambas memorias son volátiles: Deben estar alimentadas por una fuente
eléctrica para mantener su información almacenada. Si se interrumpe el
suministro, los datos se pierden.
● La DRAM requiere de refrescos periódicos de corriente eléctrica para
mantener memorizados los datos almacenados en sus celdas. Como los
condensadores que componen a las mismas tienen tendencia natural a
descargarse, si no se refrescan las cargas almacenadas, éstas se perderán
incluso con una fuente de alimentación constante.
● Debido a la necesidad de estos condensadores de ser refrescados, la DRAM
exhibe características analógicas, a pesar de ser un dispositivo digital: el
valor de carga está dentro de un rango y su comparación con un valor umbral
determina si dicha carga se interpreta como un 0 o 1.
● La SRAM mantiene sus datos en tanto se mantenga alimentada. No se irán
descargando, y permanecerán “estáticos”.
● Aunque ambas memorias son veloces, la SRAM es mucho más veloz que la
DRAM.
● Una celda de DRAM está compuesta por un solo transistor: es más pequeña
y simple que una celda de SRAM, que tiene 6 transistores. Por este motivo,
entran más cantidad de celdas de DRAM que de SRAM en una placa del
mismo tamaño. A mayor cantidad de celdas, mayor es la capacidad de
almacenamiento de la memoria. Además, al ser celdas simples son más
baratas de fabricar que las SRAM.
● Si bien la velocidad de las DRAM es inferior a las SRAM, las DRAM son las
preferidas para la memoria principal porque es necesario que tenga buena
capacidad de almacenamiento y que no sea tan costosa. Para amortiguar

13
 este problema de velocidad de la DRAM, se utilizan las SRAM como memoria
caché, permitiendo tener así una memoria intermedia de alta velocidad. Al ser
la SRAM costosa, será de menor tamaño. Además, ampliar demasiado el
tamaño de la caché las hace perder velocidad. Los registros también utilizan
SRAM porque son de tamaño pequeño y necesitan la máxima velocidad
posible.

DRAM Síncrona y DRAM Asíncrona

La DRAM puede ser síncrona o asíncrona porque puede o no estar

sincronizada con el reloj del sistema.
● DRAM síncrona
La SDRAM intercambia datos con el procesador de manera sincronizada con
una señal de reloj. Esto significa que las operaciones de lectura y escritura ocurren
en intervalos predefinidos y coordinados con el reloj del sistema, que funciona a la
velocidad tope del bus procesador/memoria, sin imponer estados de espera.
Cuando el procesador, u otro dispositivo maestro, hace una solicitud de lectura o
escritura a la DRAM, esta responderá después de un cierto número de ciclos de
reloj. Mientras tanto, el procesador u otro maestro pueden continuar realizando otras
tareas. Esto permite que el sistema trabaje más eficientemente, reduciendo el
tiempo de espera y aumentando las prestaciones.
● DRAM asíncrona
En cambio, en la DRAM asíncrona, las operaciones de lectura y escritura no
están sincronizadas con el reloj del sistema. Esto significa que cuando el
procesador, u otro dispositivo maestro, hace una solicitud de lectura o escritura,
debe esperar a que la DRAM complete la operación y queda imposibilitado de
realizar otra acción hasta que finaliza. Esto da como resultado tiempos de espera
más largos y disminuye la velocidad del sistema.

Debido a la mejora que brinda en prestaciones, la más utilizada es la SDRAM.

Actualmente existe un tipo de SDRAM llamada DDR o Double Data Rate, que es
aún más veloz que la SDRAM tradicional porque permite enviar datos dos veces por
ciclo de reloj, cada vez que ocurre una subida de pulso y también cada vez que
ocurre una bajada (conocido como tic-tac).

14
 La Memoria ROM

La ROM ( Read-Only Memory) o memoria de solo-lectura, es un tipo de

memoria que se utiliza para almacenar programas o datos que deben permanecer
permanentes y no pueden ser modificados por el usuario. Es no-volátil, ya que no se
requiere una fuente de alimentación para mantener memorizados los valores de los
bits. Posee un patrón permanente de datos que no pueden alterarse.
Entre las ventajas de una ROM, cuando se requiere un tamaño modesto, es
que el programa o datos están permanentemente almacenados en la memoria
principal y no es necesario cargarlos desde otro dispositivo de memoria secundaria.
Una ROM se construye con los datos ya cableados en el chip durante el
proceso de fabricación. Esto implica que no se permite un bit erróneo. Si sucede se
debe descartar y comenzar el proceso de grabado en un chip nuevo. Además, la
etapa de inserción de datos en el chip tiene costes elevados.
Se grababan al momento de la fabricación a través de algún medio litográfico o
mecánico.

Tipos de Memoria ROM

● ROM Programable (PROM):

Este tipo de ROM es una alternativa económica, flexible y cómoda. Es no-volátil y el

proceso de escritura se lleva a cabo una sola vez, eléctricamente, con un equipo
especial de escritura o programación. Una vez programado, no se puede cambiar.

● La memoria de sobre-todo lectura (read-mostly):

Útil para las aplicaciones en las que las operaciones son mayormente de lectura y
en las que se requiere un almacenamiento no-volátil. Las 3 formas más comunes de
memoria sobre-todo lectura son:

● ROM Programable y Borrable (EPROM, Erasable Programmable

Read-Only Memory):

Se lee y escribe eléctricamente como la PROM. Pero la diferencia es que, la

EPROM puede ser borrada y reprogramada múltiples veces. Antes de la operación
de escritura, todas sus celdas deben ser borradas primero mediante radiación
ultravioleta. Retienen su contenido indefinidamente. Es más costosa que la PROM,
por su ventaja es la actualización de su contenido.

● ROM de Sólo Lectura Programable y Borrable (EEPROM, Electrically

Erasable Programmable Read-Only Memory):

15
Se puede escribir en cualquier momento sin borrar su contenido anterior y solo se
actualiza el o los bytes direccionados. Es no-volátil, flexible ya que se actualiza, más
costosa y menos densa que las EPROM, admitiendo menos bits por chip.

● ROM de memoria flash:

Este tipo de memoria puede borrarse entera, eléctricamente, en unos cuantos

segundos. Además, es posible borrar bloques específicos de memoria. Sin
embargo, no permiten el borrado a nivel byte.
Puede ser borrada y reprogramada electrónicamente más rápido que las EPROM.
En costo y funcionalidad se encuentra entre las EPROM y las EEPROM. Y, al igual
que las EPROM, las flash utilizan un solo transmisor por bit, alcanzando las altas
densidades de las EPROM.

16