ENCENDIDO
ETAPA 1
BUCK9_PMIC_LDO_2P0
1.-V_BAT-V_BATTERY
2.-VPH_POWER
3.-PWR_KEY
ETAPA 2
1.-VREF= VOLTAJE DE REFERENCIA VERIFICACION SI LOS BUCKS Y LDO ESTAN
RECIBIENDO VCC.
2.-BUCK 9 O DE 2V= ESTE VOLTAJE RETORNA AL PMIC PARA ASI PODER GENERAR EL
SECUENCIA PMU
16.- VDD_UFS_2P95
17.-VDD_UFS_1P8
MEMORIA
BLOQUE DE LDOS IMPORTANTES. UFS
3.- BUCK 8 O DE 1P3V= ESTE VOLTAJE RETORNA AL PMIC PARA ASI PODER GENERAR
EL BLOQUE DE LDOS IMPORTANTES PARA EL ENCENDIDO
4.-VRF_TCXO_1.8V= ALIMENTACION PARA EL OSCILADOR ANALOGICO, ESTE VOLTAJE
MEMORIA
ES PROVENIENTE DEL BLOQUE DE LDOS.
UFS
5.-TCXO_EN= ENABLE PARA ACTIVACION DE OSCILADOR DE FRECUENCIA DIGITAL.
6.-AP_TCXO_26M= FRECUENCIA DIGITAL PARA LA SINCRONIZACION DE CPU.
7.-PMIC_TXCO_26M=FRECUENCIA DIGITAL PARA LA SINCRONIZACION DE PMIC. 7.-PMIC_TXCO_26M
5.- UFS_TX_D0_N
5.- UFS_TX_D0_P
8.-VDD_CPULO_OP75= ESTE VOLTAJE PROVENIENTE DEL BUCK 3 ES GENERADO PARA
5.- UFS_RX_D0_N
5.- UFS_RX_D0_P
3.-UFS_REFCLOK
4.-UFS_RST_N
5.-VRF_TCXO_1.8V
LA FRECUENCIA DE RENDIMIENTO DE CPU (LITTE CPU) 1.7 Ghz
9.-VDD_CPUL1_OP75= ESTE VOLTAJE PROVENIENTE DEL BUCK 2 ES GENERADO PARA
LA FRECUENCIA PARA MAXIMO RENDIMIENTO EN NUESTRO CPU( BIG CPU) 2.3 Ghz.
10.-VDD_MIF_0P75= ALIMENTACION PARA UN BLOQUE DEL CPU LLAMADO DMC 6.-AP_TCXO_26M SOC CPU
SYSTEM ON A CHIP
(DYNAMIC MEMORY CONTROLLER) ES EL ENCARGADO QUE CPU Y RAM EMPIECE SU
BUFFER DE
RELOJ ADC 1.-SOC_RST_N
G M BIG ISP
COMUNICACION. 2.-PS_HOLD
P O CPU N
4.-VRF_TCXO_1.8V
U D O
11.-VDD_INT_0P75= VOLTAJE PARA DOS BLOQUES DEL CPU LEFTBUS-RIGHTBUS SON
8.- BUCK2_PMIC_0P75
9.-BUCK3_PMIC_0P75
E LITTLE C
MEMORIA
N CPU
CONTROLADORES ENCARGADOS DE DAR INICIO A PROTOCOLOS DE COMUNICACION DSP
CACHE
10.-BUCK1_PMIC_0P75
CONTROLADOR CONTROLADOR DE
(I2C-SPI-DSI-CSI)
DE MEMORIA SEGURIDAD
ALMACENAMIENTO DE ENCALVE
PWR_KEY
12.-VDD_G3D _0P75= ALIMENTACION PARA EL BLOQUE DE UNIDAD DE
PROCESAMIENTO GRAFICO 1.-SOC_RST_N
13.-BUCK10_PMIC_OP75
13.-VDD_CP_0P75= ALIMENTACION PARA RF (BASEBANDA)
14.-BUCK7_PMIC_1P1= VOLTAJES PARA LA MEMORIA RAM PMIC 2.-PS_HOLD
11.-BUCK4_PMIC_0P75
15.-SALIDAS LDO DEL PMIC= ALIMENTACION PARA DIVERSOS BLOQUES ( CPU
MEMORIA Y RAM) ALIMENTACION PARA PERFERICOS. B
2.-BUCK9_PMIC_2P0
LDO_UFS_1.8=ALIMENTACION PARA UFS. LDO
12.-BUCK5_PMIC_OP75
U 3.-BUCK8_PMIC_1P3
14.-VDDQ_DRAM1_CKE_1P1
C
8.- BUCK2_PMIC_0P75
BUCK_UFS_2P95= ALIMENTACION PARA UFS.
15.- LDOS
14.VDDQ_DRAM_CKE_1P1
CIRCUITO
14.VDD2_MEM_1P1
INTEGRADO DE 9.-BUCK3_PMIC_0P75
K 10.-BUCK1_PMIC_0P75
ETAPA 3
GESTIÓN DE
ENERGÍA 11.-BUCK4_PMIC_0P75
1.-SOC_RST_N=LINEA PARA DESPERTAR A NUESTRO CPU , LA SEÑAL ES ENVIADA
1.-VREF
12.-BUCK5_PMIC_OP75
DESDE EL PMIC AL CPU, AL SER UNA LINEA DE VALIDACION ES DE 1.8V Y ESTE
13.-BUCK10_PMIC_OP75
VLDO6_PMIC_1P2
VDD_1P8_AP
14.-BUCK7_PMIC_1P1
VLD09_PMIC_0P75
VOLTAJE DEBE MANTENERSE HASTA QUE PMIC SE HAYA ENCENDIDO
VLD01_PMIC_0P75
VLD010_PMIC_0P75
VLD8_PMIC_0P75
CORRECTAMENTE CPU+RAM VLD4_PMIC_0P6
VLD5_PMIC_0P85
VLDO43_PMIC_0P75
2.-PS:HOLD=EL CPU ENVIA UN 1.8V PARA QUE PMIC MANTENGA SUS VOLTAJES
VLDO3_PMIC_1P8
VLDO7_PMIC_1P8
EXYNOS 9610
ESTABLES, POR LO TANTO ESTE VOLTAJE SIEMPRE DEBE ESTAR.
VDD_1P8_AP
EXYNOS 9611
3.-USF CLOCK=EL CPU ENVIA UNA FRECUENCIA DE SINCRONIZACION PARA LA
VOLTAJE DE 1P8 PARA
GENERAR LOS PROTOCOLOS
I2C PARA DIVERSOS
MEMORIA
PERIFERICOS ( SENSOR DE
PROXIMIDAD-AMPLICADOR DE
SPEKER-TOUCH-IFPMIC)
UFS_RESET=EL CPU DESPIERTA CON 1.8V A LA MEMORIA PARA INICIAR SU
ESTE VOLTAJE GENERA UN 1L
Y EL MASTER EL 0L
GENERANDO UN PROTOCOLO
EXTRACION DE SOFTWARE
DE COMUNICACION
UFSTX Y RX= CPU EXTRAE EL SOFTWARE DE LA MEORIA MEDIANTE TRASMICION Y
RECEPCION DE DATOS.
