Scribd
Cargar
76 vistas2 páginas

Flip Flops J-K y Divisores de Frecuencia

El documento describe un experimento para verificar el funcionamiento de flip flops J-K usando un CI 74LS73. Se implementará un circuito divisor de frecuencia que divida la señal de reloj por 16 usando varios flip flops en cascada.

Cargado por

Alejandro Quispe
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
76 vistas2 páginas

Flip Flops J-K y Divisores de Frecuencia

El documento describe un experimento para verificar el funcionamiento de flip flops J-K usando un CI 74LS73. Se implementará un circuito divisor de frecuencia que divida la señal de reloj por 16 usando varios flip flops en cascada.

Cargado por

Alejandro Quispe
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

EIS “PEDRO DOMINGO MURILLO” LABORATORIO N° 2

CARRERA: ELECTRONICA TEMA: Flip flops J-K y aplicaciones con CI


ASIGNATURA: SISTEMAS LOGICOS PROGRAMABLES 74LS73
SLP-300 PARALELO A FECHA: Viernes 5 abril

OBJETIVO
Emplear flip flops J-K verificando su funcionamiento y aplicarlo para división de frecuencia.

PREINFORME
1. Dibujar el circuito J-k con entrada de reloj (CK) con pulso de subida, en base a compuertas
construir su tabla de funcionamiento.
2. Dibujar el circuito tipo T con entrada de reloj (CK) con pulso de subida, en base a compuertas
construir su tabla de funcionamiento.
3. Dibujar el diagrama de conexiones y la tabla de funcionamiento del C.I. 74LS73 consultando
la hoja de datos del C.I.
4. En base al C.I 74LS73 implementar un circuito divisor de frecuencia que divida por 16 a la
señal de reloj que ingresa al primer flip flop. Dibujar las formas de onda resultante.
5. Diseñar un circuito para generar el clock para una frecuencia de 1Hz. (se puede utilizar el
C.I. 555 para generar el temporizador en su modo astable)

LABORATORIO
1. Implementar y comprobar el funcionamiento del Punto 3 del Preinforme.
a) Comprobar el funcionamiento del C.I.
b) Tomar nota de los resultados obtenidos.
c) Para la simulación utilizar el Software PROTEUS.

2. Implementar y comprobar el funcionamiento del Circuito diseñado en el Punto 4 del


Preinforme.
a) Implementar el circuito y comprobar su funcionamiento.
d) Tomar nota de los resultados obtenidos.
e) Para la simulación utilizar el Software PROTEUS.
DIVISOR DE FRECUENCIA F=1/T f =1Hz, T=1/f, T=1 seg

F=1Hz/2, F=0,5Hz, T=1/0.5s ,T= 2 seg

+Vcc +Vcc
+Vcc

? ? ?

U1:A U1:B U2:A


74LS73 74LS73 74LS73

14 12 7 9 14 12
U1:A(CLK) J Q J Q J Q
1 5 1
CLK CLK CLK
3 13 10 8 3 13
K Q K Q K Q
R

R
2

También podría gustarte