Universidad Politécnica de

Tapachula

“Innovación y Tecnología al servicio de la

sociedad”

Nombre del alumno - Matricula

Carolina Guadalupe Arguello Pineda-223105

Materia.

Sistemas digitales

Cuatrimestre / periodo escolar

Quinto cuatrimestre/Enero-abril 2024

Unidad / Tema

U3/lógica secuencial

Nombre de la práctica / proyecto.

Evidencia de desempeño/portafolio

Tipo de evidencia

EP1

Plan de estudios.

Ingeniería mecatrónica

Catedrático.

Mtro. Urías Bladimir Velázquez Gálvez

 Contenido
INTRODUCCIÓN .......................................................................................................................................................... 3
FLIP-FLOPS. ............................................................................................................................................................. 4
GENERADORES DE PULSOS DE RELOJ................................................................................................................... 12
EJERCICIOS DE DISEÑOS ANALÍTICOS. .................................................................................................................. 16
CIRCUITO LOGICO SECUENCIAL............................................................................................................................ 61
APLICACIONES DE CIRCUITOS SECUENCIALES...................................................................................................... 63
CONCLUSIÓN. ........................................................................................................................................................... 64
BIBLIOGRAFÍA. .......................................................................................................................................................... 65
 INTRODUCCIÓN
En el vasto campo de la electrónica digital, los circuitos secuenciales desempeñan un papel
crucial al permitir la creación de sistemas que pueden almacenar, procesar y manipular datos
de manera secuencial. Estos circuitos, construidos a partir de elementos básicos como los flip-
flops, contadores y registros, forman la base de una amplia gama de aplicaciones en la
tecnología moderna.

Los flip-flops, siendo los bloques de construcción fundamentales de los circuitos secuenciales,
proporcionan la capacidad de almacenar estados binarios y cambiar entre ellos en respuesta
a señales de control, como el pulso de un reloj. A partir de estos flip-flops, se construyen
contadores que permiten contar secuencialmente a través de una serie de estados binarios, y
registros que facilitan el almacenamiento temporal de datos en sistemas digitales.

En esta era de la informática y la automatización, los circuitos secuenciales son

omnipresentes, encontrándose en una variedad de dispositivos y sistemas, desde simples
temporizadores hasta complejas unidades de control en sistemas de computación. Su
versatilidad y aplicabilidad los hacen indispensables en campos como la electrónica de
consumo, la industria automotriz, la automatización industrial, las telecomunicaciones y la
informática, entre otros.

En esta exploración de los circuitos secuenciales, examinaremos sus principios

fundamentales, su diseño y funcionamiento, así como sus diversas aplicaciones en el mundo
moderno. Desde el contador en un reloj digital hasta el registro en un procesador de
computadora, los circuitos secuenciales son la columna vertebral de la electrónica digital,
impulsando la innovación y el progreso en nuestra sociedad actual.

3
FLIP-FLOPS.

Dispositivo de almacenamiento temporal de sólo dos estados (alto y bajo), cuyas

entradas principales, R y S, a las que debe el nombre, permiten al ser activadas:
 R: El borrado (reset en inglés), puesta a 0 o nivel bajo de la salida.

 S: El grabado (set en inglés), puesta a 1 o nivel alto de la salida.

Si no se activa ninguna de las entradas, el flip-flop permanece en el estado en que

se encontraba tras la última operación de borrado o grabado. En ningún caso
deberían activarse ambas entradas a la vez, dado que de lo contrario no se podría
determinar el estado en que quedaría la salida, el flip-flop también es conocido
como biestable o báscula.
Flip-flop RS asíncrono.

Sólo posee las entradas R y S. Se compone internamente de dos compuertas

lógicas: NAND o NOR, según se muestra en la siguiente figura:

Figura 4.6 Biestables RS con puertas NOR, a), NAND, c), y símbolos
normalizados respectivos b) y d).

4
El flip-flop también se representa con el símbolo tradicional OR:

Con compuertas AND:

5
Su tabla de verdad es la siguiente (S representa el estado actual de la salida y q
el estado anterior a la última activación):

R S Q (NOR) (NAND)

0 0 q N. D.

0 1 1 0

1 0 0 1

1 1 N. D. q

N. D.= Estado no
determinado
Flip-flop RS síncrono

Además de las entradas R y S, posee una entrada C de sincronismo, cuya misión

es la de permitir o no el cambio de estado del biestable. En la siguiente figura se
muestra un ejemplo de una báscula síncrona a partir de una asíncrona, junto con

su esquema normalizado:

Figura 4.7 Circuito biestable RS síncrono a) y esquema

6
normalizado b). Su tabla de verdad es la siguiente:
C RS Q (NO-
O)
0 X X q

1 0 0 q

1 0 1 1

1 1 0 0

1 1 1 N. D.

X=no importa
Flip-flop sincronizado por reloj

Existen varios tipos de flip-flop sincronizados por reloj. Las principales

características, en todos ellos, son:
Los FF sincronizados por reloj tienen una entrada de reloj que comúnmente está marcada

como CLK, CK o CP. En muchos FF sincronizados por reloj, la entrada CLK es

disparada por flanco, lo que significa que es activada por una transición de la
señal; esto se especifica por la presencia de un pequeño triángulo sobre la
entrada CLK.
En la Figura 3-a se activa la entrada CLK sólo cuando ocurre una transición
con pendiente positiva (TPP); la entrada no es afectada en ningún otro
tiempo. En la Figura 3-b se activa la entrada CLK sólo cuando se presenta

una transición con pendiente negativa (TPN), lo que se simboliza con un

pequeño círculo.

Figura 4.8 Flip-flop controlado por reloj.

Los FF sincronizados por reloj también poseen una o más entradas de control que
pueden tener varios nombres, lo que depende de su operación. Las entradas de
control no tendrán efecto
7
sobre Q hasta que ocurra la transición activa del reloj. En otras palabras, su efecto
está sincronizado con las señales aplicadas en la entrada CLK. Por esta razón,
estas entradas reciben el nombre de entradas sincrónicas de control.
Por ejemplo, las entradas de control FF en la Figura 3-a no tendrá efecto sobre Q
hasta que ocurra una TPP en la señal del reloj. Del mismo modo, las entradas de
control de la Figura 3-b no tendrán efecto hasta que se presente una TPN en la
señal de reloj.

En resumen, puede afirmarse que las entradas de control hacen que las salidas
del FF estén listas para cambiar, mientras que la transición activa en la entrada
CLK es la que dispara el cambio. La Figura 4 muestra un flip-flop J-K
sincronizado por reloj disparado por la transición con pendiente positiva de la
señal del reloj. Las entradas J-K controlan el estado del flip-flop. La condición
principal del flip-flop es que J = K = 1 y esto no genera una salida ambigua, para
esta condición 1 1, el flip-flop siempre pasará a su estado opuesto cuando se
efectúe la transición con
pendiente positiva de la señal del reloj. A esta operación se le denomina modo de
complemento. En este modo, si J y K se dejan en estado ALTO, el flip-flop

cambiará al estado complementario con cada pulso del reloj.

Figura 4.9 Flip-flop J-K sincronizado por reloj.

La Figura 5 muestra el símbolo correspondiente a un flip-flop J-K sincronizado por

reloj que se dispara con las transiciones con pendiente negativa de la señal del
reloj. El círculo pequeño en la entrada CLK indica que este FF se disparará cuando
la entrada CLK pase de 1 a 0.

Figura 4.10 Flip-flop que se dispara en transición con pendiente negativa.

8
Flip-flop D

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuya salida

adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C.
En función del modo de activación de dicha entrada de sincronismo, existen dos
tipos de biestables D:
 Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).

 Activo por flanco (de subida o de bajada).

La ecuación característica del biestable D que describe su comportamiento es:

Tabla de verdad:
DQ Q
siguiente
0X 0

1X 1

X=no importa
Esta báscula puede verse como una primitiva línea de retardo o una retención de
orden cero (order zero hold en inglés), ya que los datos que se introducen se
obtienen en la salida un ciclo de reloj después. Esta característica es
aprovechada para sintetizar funciones de procesamiento digital de señales (DSP
en inglés) mediante la transformada en z.
Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.

La representación con símbolos tradicionales es:

9
Flip-flop T

Dispositivo de almacenamiento temporal de dos estados (alto y bajo). La báscula

T cambia de estado ("toggle" en inglés) cada vez que la entrada de sincronismo o
de reloj se dispara. Si la entrada T está a nivel bajo, la báscula retiene el nivel
previo. Puede obtenerse al unir las entradas de control de un flip-flop JK, unión
que se corresponde a la entrada T.

La ecuación característica del flip-flop T que describe su comportamiento es:

Tabla de verdad:

T QQ
siguiente
0 0 0

0 1 1

1 0 1

1 1 0
Símbolo normalizado: Biestable T activo por flanco de subida.

10
Flip-Flop J-K

El "flip-flop" J-K, es el más versátil de los

flip- flops básicos. Tiene el carácter de
seguimiento de entrada del flip-flop D
sincronizado, pero tiene dos
entradas, denominadas tradicionalmente J y
K. Si J y K son diferentes, la salida Q toma el
valor de J durante la subida del siguiente
pulso de sincronismo.
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K
son ambos high (alto), entonces en la siguiente subida de clock la salida
cambiará de estado. Puede realizar las funciones del flip-flop set/reset y tiene la
ventaja de que no hay estados ambiguos. Puede actuar tambien como un flip-flop
T para conseguir la acción de permutación en la salida, si se conectan entre sí las
entradas J y K. Esta aplicación de permutar el estado, encuentra un uso
extensivo en los contadores binarios.

11
 A la derecha se tiene una
versión simplificada del
versátil flip-flop J-K. Nótese
que las salidas se
retroalimentan para
habilitar
las puertas NAND. Esto es
lo que le proporciona la
acción de permutación
cuando J=K=1.
Si bien esta implementación del flip-flop J-K con cuatro puertas NAND funciona
en principio, hay problemas que surgen con el tiempo ("timing"). El pulso de
"timing" debe ser muy corto porque un cambio en Q antes de que aquel se
apague puede conducir el circuito a una oscilación llamada "carrera". Los
circuitos integrados modernos son tan rápidos que esta sencilla versión del flip-
flop J-K no es práctica (pusimos uno en el laboratorio con un chip de 4-NAND
disponible y era muy inestable frente a las carreras).
El siguiente paso para hacer uso del versátil flip-flop J-K es usar cuatro puertas
NAND adicionales para crear el flip-flop JK Master-Slave que tiene dos flip-flops
set/reset encauzados, usados como "latches" de una manera que suprime la
"carrera".

GENERADORES DE PULSOS DE RELOJ.

¿Qué es un generador de pulsos de reloj?

Se conoce como generador de reloj al componente que produce impulsos con

12
una determinada frecuencia. Se puede tratar de componentes mecánicos,
eléctricos, electrónicos o de conjuntos. Los circuitos más conocidos para
desempeñar la función de reloj son los llamados osciladores o generadores de
pulso.
Los generadores de pulso son circuitos que cambian el estado de sus salidas
permanentemente entre dos estados lógicos (1 lógico y O lógico). Por esta razón
estos circuitos son útiles para generar señales de reloj para los Circuitos
Secuenciales Sincrónicos.

TERMINALES DEL 555

GND (normalmente la 1): es el polo negativo de la alimentación, generalmente tierra.

Disparo (normalmente la 2): Es en esta patilla, donde se establece el inicio del tiempo de
retardo.

Salida (normalmente la 3): Aquí veremos el resultado de la operación del temporizador

Reset (normalmente la 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone la
patilla de salida a nivel bajo.

13
TERMINALES DEL 555

Control de voltaje (normalmente la 5): La pata 5 es el voltaje de control, en el

modo astable. Cuando se aplica un voltaje en la pata 5 la frecuencia del astable
varía. Un uso de la pata 5 es en FM (modulación de frecuencia)
Umbral (normalmente la 6): Es una entrada a un comparador interno que tiene el
555 y se utiliza para poner la salida (Pin # 3) a nivel bajo.
Descarga (normalmente la 7): Utilizado para descargar el condensador externo.

V+ (normalmente la 8): También llamado Voc, alimentación, es el pin donde se

conecta el voltaje de alimentación que va de 4.5 voltios hasta 18 voltios
(máximo).

Existen varios osciladores que se pueden construir para generar señales de reloj,
mediante el uso resistencias, condensadores, inversores y compuertas.

14
Es un circuito generador de pulsos sin rebote y opera de forma manual.

En la posición (1) la salida será O lógico y cuando el interruptor se ubica en la

posición (2) la salida es 1 lógico.

15
 En las figuras (b) y (c) se muestran dos circuitos generadores de pulso que se
pueden implementar usando inversores y compuertas. La frecuencia de oscilación
ed setoas circuitos depende básicamente de los valores de la resistencia y el
condensador.

EJERCICIOS DE DISEÑOS ANALÍTICOS.

16
• Concepto de registro
Son circuitos secuenciales construidos con biestables que almacenan información (bits)

n bits

bn-1 bn-2 b2 b1 b0

Un registro que almacena n bits está compuesto de n biestables (uno por cada bit):

an-1 an-2 a2 a1 a0

FFn-1 FFn-2 FF2 FF1 FF0

bn-1 bn-2 b2 b1 b0

Los biestables contienen en sus salidas bn bn-1 · · · b2 b1 b0, y estos valores dependen de las entradasde los biestables
an an-1 · · · a2 a1 a0

17
• Registros de desplazamiento
Permiten desplazar la información (los bits) a lo largo del registro (de un biestable a otro).
Si el desplazamiento es hacia la izquierda se multiplica por 2, y si es hacia la derecha se divide por 2:

0 0 0 0 0 0 0 0 0 1 0 0 0 8

0 0 0 0 0 0 0 0 1 0 0 0 0 16 (desplazando a la izquierdael 8
se multiplica por 2)
4 (desplazando a la derecha el8 se
0 0 0 0 0 0 0 0 0 0 1 0 0
divide por 2)

Conectando los biestables en cascada (la salida de cada biestable a la entrada del siguiente) se añade, a la funcionalidad
de almacenar información de n bits, la de realizar operaciones básicas del aritmética binaria también con el mismo circuito:
la multiplicación por 2 o la división por 2.

a0 a1 a2 an-2 an-1
FF0 FF1 FF2 FFn-2 bn-2
FFn-1 bn-1
b0 b1 b2

reloj

Se comprobará en las siguientes diapositivas que se puede integrar en un mismo circuito las tres funciones: almacenar n
bits, desplazar a la izquierda y desplazar a la derecha

18
 • Registros de desplazamiento: entrada serie-salida serie/paralelo
Ejemplo para 4 bits con 4 biestables RS síncronos por flanco ascendente:
Salidas paralelo

La puerta NOT evita la situación Q1 Q2 Q3 Q4

no deseada: S1=R1=1
Salid
S1 PRES PRES PRES PRES a
Entrada ET ET ET ET serie

Q S2 Q S3 Q S4 Q Parámetros de los biestables:

1 2 3 4
serie
DS R1 Q R2 Q R3 Q R4 Q tsetup=T, thold=0, tpLH y
tpHL≠0
CLE CLE CLE CLE
C AR AR AR AR Con las entradas asíncronas
(reloj) T
se inicializan todos los
5 biestables a 0 (borrado)
1 2 3 4
Q1=Q2=Q3=Q4=0
1
tpLH tpHL
D
S 1
t
1
Q 1

1 1

Q secuencia de entrada: 0 0 1 0 1

19
 Q

Q4

En el flanco ascendente del pulso de reloj, el valor de DS se introduce en el biestable 1, y elcontenido del biestable i
pasa al i+1
La secuencia de entrada se desplaza hacia la derecha de acuerdo a la secuencia de pulsos de relojAl cabo de 4 pulsos
de reloj el valor de DS aparece en Q4

20
 • Registros de desplazamiento: entrada serie/paralelo-salida serie/paralelo
Ejemplo para 4 bits con 4 biestables RS síncronos por flanco descendente:
Entradas paralelo

inhibici DP1 DP2 DP3 DP4

ón

Q1 Q2 Q3

Salid
a
S1 PRQ S2 PR S3 PR S4 PR
serie
Q Q
Q
Entrad 1 2 3 4
a serie Q Se utilizan las entradas
R1 CL Q R2 CL Q R3 CL Q R4 asíncronas para introducir los
DS
C datos en paralelo
C L I (inhibición) I=0 habilita entradas
(reloj) paralelo
I=1 habilita entrada serie
borrad
o

Q1 Q2 Q3 Q4

Transferencia paralelo Salidas paralelo

Qi=0
1) Se borran los biestables: borrado=1 CLi=0 CLi=1
inhibición=1 PR =1 PR =0
i i

21
2) Se introducen los datos en paralelo: borrado=0 CLi=1 (clear asíncrono inhabilitado)
inhibición=0 C=0 (se inhabilita el reloj)
DPi=1 PRi=0 PRi=1 Qi=1
DPi=0 PRi=1 Qi=0 (se mantiene estado)
Transferencia serie: borrado=0 CLi=1 CLi=0 Funcionan las entradas síncronas. El circuito
inhibición=1 PRi=1 PRi=0 funciona como en la anterior diapositiva

22
Para 8 bits con 8 biestables D síncronos por flanco ascendente ([Link]

23
 La entrada SH/LD determina el modo de funcionamiento del circuito:
a) SH/LD=0 como carga de datos en paralelo

1
0

b) SH/LD=1 como registro de desplazamiento (cada ciclo del reloj CLK se desplazan los bits un lugar a laderecha)
1
1

24
• Registro desplazamiento hacia la izquierda
El circuito de la figura 7.10 (muy similar al de la anterior diapositiva), se puede convertir en la figura 7.12en un registro
desplazamiento hacia la izquierda cableando las entradas y salidas

Sin embargo es una manera de obtener un registro de

desplazamiento hacia la izquierda incómoda.
Para conmutar del modo de funcionamiento hacia la
derecha hacia la izquierda hace falta cablear
Para solucionarlo veremos el siguiente circuito

25
• Registro bidireccional de 4 bits (circuito)

1 2 3 4 1 2 3 4

26
• Registro bidireccional de 4 bits (tabla de verdad)

27
• Registro bidireccional de 8 bits (circuito)

28
• Registro bidireccional de 8 bits (tabla de verdad)

29
• Registros de rotación
Se les llama también registros de desplazamiento con conexión en anillo
La salida del último biestable está conectada a la entrada del primer biestable

FF1 FF2 FF1 FF es flip flop, una forma de llamar

a los biestables activados por flanco

La información de bits no se pierde; está rotando en el registro

Para que el siguiente circuito sea un registro de rotación basta con conectar la salida QH a la entrada A yponer a 1 la entrada
SER. SH/LD habrá que ponerlo primero a 0 para cargar los datos, y luego a 1

30
• Contador digital
Es un circuito que recuerda el número de impulsos que le ha llegado
El módulo N de un contador es el número de impulsos que puede contar (ojo! si un contador cuenta de 0a 5, no es módulo 5 sino
módulo 6 ya que desde el 0 hasta el 5 van 6 números)
Aplicaciones:
División de frecuencia: en circuitos electrónicos es habitual emplear más de una señal de reloj, que se obtiene mediante un
oscilador. Los osciladores son caros, por lo que resulta más económico obtener la señal de mayor frecuencia mediante un
oscilador y mediante divisores de frecuencia generar el resto de señales de reloj de frecuencia más baja
Adquisición de datos: si cada impulso que recibe el contador corresponde a la detección de un objeto por parte de un sensor,
se pueden obtener datos del número de detecciones realizadas

Circuito para adquisición de datos de un encoder ([Link]) Circuito de un microcontrolador con múltiples frecuencias ([Link]
Temporización: si se cuenta el número de impulsos de una señal de reloj y se conoce la frecuencia del reloj, es posible calcular
el tiempo que ha transcurrido cada vez que el contador pasa por 0. Mediante un diseño adecuado (frecuencia de la señal de
entrada y módulo del contador) se pueden obtener una alarma que avisa de que a transcurrido un tiempo concreto.

31
Al igual que con los circuitos de registros, para los contadores también se emplean biestables.
Los primeros que veremos son los asíncronos, que se caracterizan por que sus biestables no emplean lamisma señal de reloj
Los contadores asíncronos se pueden obtener mediante distintos tipos de biestables. Nosotros veremosun método basado en
biestables JK:
Paso 1:
Determinar el número n de biestables necesarios para obtener el módulo N: 2n-1<N≤2n (ejemplo: para unmódulo 16 hacen falta 4
biestables ya que 24=16)
Paso 2:
Se diseña un circuito contador módulo 2n, (si el módulo que se desea obtener es 16, 2n es 16, pero si elmódulo que se desea
obtener es 10, también 2n será 16)
Paso 3:
Se conectan los biestables en cascada (cada biestable toma su señal de reloj de la salida del anteriorbiestable). El siguiente
circuito es un módulo 16:

LSB (less significant bit) MSB (main significant bit)

QA QB QC QD

Entrada reloj J J J J Q
(pulsos a
contar) Q Q Q CK D

CK A CK B CK C
K Q K Q K Q K Q

“1”

32
 Como cada biestable del circuito anterior tiene entradas J=K=1 (igual a un biestable T con entrada T=1),estos cambian su
estado con cada flanco de bajada de reloj:
Entrad 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
a reloj

Q
0 1 0 1 1 0
0 0 1 1 1 0
A
0 0 0 0 1 0
Q
0 0 0 0 1 0
B

Número 0 1 2 3 15 0
decimal

33
El circuito cuenta en binario natural hasta 24=16 impulsos, siendo 4 el número de biestables en cadena:

QD QC QB QA Número decimal
Inicialmente 0 0 0 0 0
Después del impulso 1 0 0 0 1 1
Si se compara QA con QB, el periodo de QB es el dobleque el
Después del impulso 2 0 0 1 0 2
Después del impulso 3 0 0 1 1 3 de QA. Lo mismo sucede entre QB y QC, y entre
Después del impulso 4 0 1 0 0 4 Q yQ .
Después del impulso 5 0 1 0 1 5 C D
Después del impulso 6 0 1 1 0 6 Esto es porque la frecuencia de reloj se divide por 2 ala salida de
Después del impulso 7 0 1 1 1 7 cada biestable
Después del impulso 8 1 0 0 0 8
Después del impulso 9 1 0 0 1 9
Después del impulso 10 1 0 1 0 10
Después del impulso 11 1 0 1 1 11
Después del impulso 12 1 1 0 0 12
Después del impulso 13 1 1 0 1 13
Después del impulso 14 1 1 1 0 14
Después del impulso 15 1 1 1 1 15
Después del impulso 16 0 0 0 0 0

34
 En la práctica los biestables tienen retardos, lo que provoca que la conmutación del circuito, al estar conectados los biestables
en cascada, sea secuencial:
De modo que la frecuencia máxima de la entrada de reloj del contador vendrá determinada por la transición más larga (cuando
conmutan todos los biestables), que en el caso del contador de módulo 16 ocurrirá en dos casos: de 0111 a 1000 y de 1111 a
0000. Cogeremos la segunda opción:
Tmin
Entrad
a reloj 15 16 tw

Q 1 0
1 0
A
1 0
Q
1 0
B
tpb
Q

15 0

Si los JK son maestro/esclavo el tset-up=tw (ancho del pulso de reloj)

El thold se considera despreciable y el tiempo de propagación o retardo del biestable será tpb El periodo más
corto que puede tener la entrada de reloj será entonces:
Tmin=n·tpb+tset-up (n es el número de biestables)

35
Con lo que para 4 biestables: Tmin=4·tpb+tset-up fmax=1/Tmin

36
Paso 4: hasta ahora se ha resuelto la parte de diseño de un contador módulo 2 n, donde n es el número de biestables. Pero
cuando el módulo del contador no es 2n, hace falta un paso adicional. Si por ejemplo se desea diseñar un contador módulo 10,
se utilizará el contador módulo 16 del paso 3 y se obtendrá a partir de él el módulo 10.
a) Se parte del último estado del contador (N-1), en este caso 10-1=9
b) Se conectan las salidas de los biestables con Q=1 y la entrada de impulsos a una puerta NAND
c) Se conecta la salida de la NAND a las PRESET de los biestables con Q=0
d) Se conecta a 1 los PRESET de los biestables con Q=1
Así, en la subida del siguiente impulso de reloj los biestables conmutan a 1 y en la bajada conmutan a 0

QA QB QC QD

Entrada reloj J J J J Q
(pulsos a
contar) Q Q Q CK D

CK A CK B CK C
K Q K Q K Q K Q
PR PR PR PR
“1
”

37
 El cronograma del contador asíncrono módulo 10 sin contar los tiempos de propagación es:

Entrad 1 2 3 4 5 6 7 8 9 La salida de la puerta NAND se hace

a reloj 10 0 y los biestables quedan a “1”

QA 0 1 1 0 Durante el décimo impulso cuenta el

1 0 1 15, que es un número no deseado, lo
QB 0 0 1 0 que se soluciona en parte reduciendo
0 1 1
0 1 0 el ancho de los pulsos
QC 0 0 0 0
1 1 0
QD 0 0 0 0

Número 0 1 2 3 9 15 0
decimal

Diagrama de tiempos sin contar los retardos de propagación

Q Q Q Q Número
D C B A decimal
Inicialmente 0 0 0 0 0
Después del 0 0 0 1 1
impulso 1
Después del 0 0 1 0 2
impulso 2
Después del 0 0 1 1 3
impulso 3
Después del 0 1 0 0 4
impulso 4
Después del 0 1 0 1 5
impulso 5
Después del 0 1 1 0 6
impulso 6
Después del 0 1 1 1 7
impulso 7
38
Después del 1 0 0 0 8
impulso 8
Después del 1 0 0 1 9
impulso 9
Después del 0 0 0 0 0
impulso 10

39
Inconvenientes de los contadores asíncronos
Analizando el contador módulo 10 se indican a continuación los problemas comunes de todos loscontadores asíncronos
a) Igual que en el contador módulo 16, al producirse la transición en el flanco de bajada del décimo impulso todos los
biestables conmutan a la vez y el retardo de cada biestable se acumula reduciendo la máxima frecuencia de trabajo del circuito.
Tmin
Entrad
a reloj 10 tw

QA 1 0 tpHL de QA

QB 1 0 tpHL de QB
QC 1 0 tpHL de QC
QD 1 0 tpHL de QD

tp
15 0
b
b) Además el contador pasa por estados transitorios no deseados
QD QC QB QA Número decimal
Después del flanco de bajada del impulso 9 1 0 0 1 9
Después de NAND = 0 1 1 1 1 15 Estados no deseados
Después de flanco de bajada de QA 1 1 1 0 14
Después de flanco de bajada de QB 1 1 0 0 12
Después de flanco de bajada de QC 1 0 0 0 8
c) Después de flanco de bajada
Las transiciones no tardan el de Q 0
D mismo tiempo0 y
0 0
por eso hay0 que considerar la transición más larga paraestar seguro de que
el contador está en un estado estable
QD QC QB QA QD QC QB QA 1 cambio 1 tpLH
0 0 0 0 0 0 0 1
0 0 1 1 0 1 0 0 3 cambios 1 tpLH + 2 tpHL

40
• Contadores síncronos
Intentan resolver los problemas de los contadores asíncronos La señal de los
impulsos se aplica a la vez a todos los biestablesLos biestables conmutan
simultáneamente
Las entradas síncronas se utilizan para pasar de un estado a otro
La frecuencia de los impulsos o de utilización del contador es más alta que en los asíncronos.

Método de diseño
1) Calcular el número n de biestables necesarios: para un contador módulo N: 2n-1<N≤2n
2) Sacar la tabla de verdad del contador:
entradas: estados por los que ha de pasar el contador y estados siguientes después del impulsosalidas: excitaciones que
se han de presentar en los biestables (en las entradas síncronas) para
provocar el cambio de estado requerido
Tabla de transiciones biestable RS Tabla de transiciones biestable JK Tabla de transiciones biestable T Tabla de transiciones biestable D
Qt Qt+1 S R Qt Qt+1 J K Qt Qt+1 T Qt Qt+1 D
0 0 0 X 0 0 0 X 0 0 0 0 0 0
0 1 1 0 0 1 1 X 0 1 1 0 1 Son 1
idénticos
1 0 0 1 1 0 X 1 1 0 1 1 0 0
1 1 X 0 1 1 X 0 1 1 0 1 1 1

3) Calcular, a partir de la tabla de verdad, el conexionado de las entradas síncronas de los biestables y delas salidas de las
mismas
4) implementar el circuito

41
1) Módulo N=16 (16 estados) 2n-1<16≤2n 4 biestables
2) La tabla de verdad del contador (usando biestables JK por flanco de bajada)
Tabla de transiciones Señales de control
Estado actual (t) Estado siguiente (t+1) Entradas síncronas (t)
QD QC QB QA QD QC QB QA JD KD JC KC JB KB JA KA
0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X Tomando como base la tabla detransiciones
0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1 del biestable JK
0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1
0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X
0 1 0 1 0 1 1 0 0 X X 0 1 X X 1
0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X
0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1
1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X Tabla de transiciones biestable
1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1 JK
1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X
Qt Qt+ J K
1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1
1 1 0 0 1 1 0 1 X 0 X 0 0 X 1 X 1
1 1 0 1 1 1 1 0 X 0 X 0 1 X X 1 0 0 0 X
1 1 1 0 1 1 1 1 X 0 X 0 X 0 1 X
1 1 1 1 0 0 0 0 X 1 X 1 X 1 X 1 0 1 1 X
1 0 X 1
1 1 X 0

42
3) Simplificando por Karnaugh cada una de las salidas:
Nota: las entradas del mapa de Karnaugh son las del estado actual, no las del siguiente
JD QD
Q
QBQ C 00 El resto de salidas son:
A
01 11 10
JD= QA·QB·QC
00
0
0
4
0
12
X
8
X KD= QA·QB·QC
01
1
0 5 0
13
X 9
X
JC=KC= QA·QB
7 15 JB=KB= QA
11 3 0 1 X 11
X
6
JA=KA= 1
2 14 10
10 0 0 X X

43
 4) Implementación del circuito (versión con acarreo paralelo)
LSB (less significant bit)
QA QB QC QD
Entrada reloj
(pulsos a contar)

J Q J Q J Q J Q
CK A CK B CK C CK D
K Q K Q K Q K Q

“1”
QA·QB
1
2
QA ·QB·QC

Cronograma (todos los biestables conmutan simultáneamente):

Entrada
reloj 15 16 tpp1=tiempo de propagagación de la

JA=KA=1 puerta AND 1 tpp2=tiempo de

propagagación de la puerta AND 2
tpb

QA 0 1
tpb=tiempo de propagagación del
JB=KB=QA biestable JK
QB 1 1
tpp1

JC=KC=QA·QB Tmin=tpb+tpp+tsetup fmax=1/Tmin

QC 1 1
El periodo mínimo es más pequeño que el del contador
tpp2

JD=KD=QA·QB·QC asíncrono Por eso las frecuencia máxima de trabajo es

mayor
QD 1 1

44
 4) Implementación del circuito (versión con acarreo serie)
LSB (less significant bit)
QA QB QC QD
Entrada reloj
(pulsos a contar)

J Q J Q J Q J Q
CK A CK B CK C CK D
K Q K Q K Q K Q

“1”
QA·QB
1
Cronograma (todos los biestables conmutan simultáneamente): 2
QA ·QB·QC
Entrada
reloj 15 16 tpp1=tiempo de propagagación de la

JA=KA=1 puerta AND 1 tpp2=tiempo de

propagagación de la puerta AND 2
tpb

QA 0 1
tpb=tiempo de propagagación del
JB=KB=QA biestable JK
QB 1 1
tpp1

JC=KC=QA·QB Tmin=tpb+ 2tpp +tsetup fmax=1/Tmin

QC 1 1
Con el acarreo serie se evitar usar puertas de más de
tpp2

JD=KD=QA·QB·QC 2 entradas, pero el biestable D responde con 1 tpp

más de retardo que con el acarreo paralelo.
Aún así, el periodo mínimo es más pequeño que el
del contador asíncrono (la frecuencia máxima de
trabajo es mayor)
QD 1 1
45
1) Módulo N=10 (10 estados) 2n-1<10≤2n 4 biestables
2) La tabla de verdad del contador (usando biestables JK por flanco de bajada)
Tabla de transiciones Señales de control Tomando como base la tabla detransiciones
Estado actual (t) Estado siguiente (t+1) Entradas síncronas (t) del biestable JK
QD QC QB QA QD QC QB QA JD KD JC KC JB KB JA KA
0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X
0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1
0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1 Tabla de transiciones biestable
0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X JK
0 1 0 1 0 1 1 0 0 X X 0 1 X X 1 Qt+ J K
Qt
0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X
0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1 1
1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X 0 0 0 X
1 0 0 1 0 0 0 0 X 1 0 X 0 X X 1 0 1 1 X
1 0 X 1
1 1 X 0

46
3) Simplificando por Karnaugh cada una de las salidas:

JB QD QD Aunque se puede hacer

QB QC 00 K QB un lazo más grande, así
QA 01 11 10 QC JB=KB y el circuito es
B 0 QA 00 01 11
00 0
4
0
12
X
8
0 más sencillo
10 12 8
0 4
01
1
1 5
1
13
X 9
0 00 X X X X
J = Q ·Q 01 1 5 13 X 9 K = Q ·Q
11 3
X
7
X
15
X 11
X X X
X
10 2
X 6
X 14
X 10
X B A B A D
11
3
1
7
1 15 11
D
X X
10 2 06
El resto de salidas son: 14 10
0
X X
JD= QA·QB·QC KD= QA JC=KC= QA·QB JA=KA= 1

47
 4) Implementación del circuito (versión con acarreo paralelo)
LSB (less significant bit)
QA QB QC QD
Entrada reloj
(pulsos a contar)

J Q J Q J Q J Q
CK A CK B CK C CK D
K Q K Q K Q K Q

“1”
QA·QB
1 2
3
QA ·QB·QC

48
Cronograma (todos los biestables conmutan simultáneamente):
Entrada
Entrad
9 Acarreo paralelo
reloj 1 2 a reloj
10
JA=KA=1 JA=KA

tpb
QA 0

tpb
1 =1 QA 0 1 Tmin=tpb+tpp+tset
JB=KB=QA·QD up
tpp1
QB 0 0 JB=KB=QA·QD

JC=KC=QA·QB QB
0
QC 0 0 fmax=1/Tmin
0
JD=QA·QB·QC J =K =Q ·Q
C C A B
KD=QA 0
QC 0
QD 0 0
JD=QA·Q

B·QC
1
KD=QA

QD 1

49
• Contadores reversibles
Contadores binarios ascendentes: cuentan en sentido creciente de los números (los vistos hasta ahora)
Contadores binarios descendentes: cuentan en sentido decreciente de los números. Descuentan:

Ascendente Módulo 4 Descendente

0 – 00 Inicialmente 0 – 00
1 – 01 Tras primer impulso 3 – 11
2 – 10 Tras segundo impulso 2 – 10
3 – 11 Tras tercer impulso 1 – 01

0 – 00 Tras cuarto impulso 0 – 00

Contadores reversibles (up and down counter): cuenta y descuenta con el mismo circuitoEjemplo: contador
reversible módulo 6 con biestables JK disparados por flanco de bajada
1) Módulo N=6 (6 estados) 2n-1<6≤2n 3 biestables
2) La tabla de verdad del contador
Tabla de transiciones Señales de
Entrada excitación
de Estado Estado Entradas
control actual (t) sigiuente(t) síncronas
C Q Q Q QC QB QA J K J K J K
C B A C C B B A A
0 0 0 0 1 0 1 1 X 0 X 1 X
0 0 0 1 0 0 0 0 X 0 X X 1
0 0 1 0 0 0 1 0 X X 1 1 X
0 0 1 1 0 1 0 0 X X 0 X 1
0 1 0 0 0 1 1 X 1 1 X 1 X
0 1 0 1 1 0 0 X 0 0 X X 1
1 0 0 0 0 0 1 0 X 0 X 1 X
1 0 0 1 0 1 0 0 X 1 X X 1
1 0 1 0 0 1 1 0 X X 0 1 X
1 0 1 1 1 0 0 1 X X 1 X 1
1 1 0 0 1 0 1 X 0 0 X 1 X
1 1 0 1 0 0 0 X 1 0 X X 1
50
• Contadores reversibles
3) Simplificación por Karnaugh:

J C QC
B QC
QA 00 01 11 10
0 4 12 8 JC= C·QB·QA+ C·QB·QA El resto de salidas son:
00 1 X X 0
01 1 0 5
13 X 9 0 K =K = C·Q +C·Q
X
C B A A
11 3 0 7 15 X 11
X 1 JB= C·QC·QA+ C·QC·QA
10 2 06 JA=KA= 1
14 X 10
X 0

51
 4) Implementación del circuito

LSB (less significant bit) MSB (main significant bit)

QA QC
Entrada reloj Q
(pulsos a
B
contar)

J Q J J Q
CK A Q CK C Falta la entrada JC que no se
incluye por simplicidad
CK B Se deja como ejercicio el
añadirla
K Q K Q K
Q
“1
”

Entrada C·QA
de
control C
C·QA+C·Q QC·QA +QC·QA
A C·QA
C·(QC·QA +QC·QA)

52
• Contadores reversibles comerciales
El SN74190 cuenta módulo 10 reversible y el SN74191 módulo 16 reversible

53
 Son un tipo especial de contadores síncronos en los que no importa que no se cuente en binario naturaly donde el número de
códigos que se obtienen es el módulo del contador
a) Contador en anillo

A0 B0 C0 D0
Entrada reloj
(pulsos a
contar)

PR
J J J Q
J Q
CK A Q Q CK D

CK B CK C
K Q K Q K Q K Q
CL CL CL
P P=0 pone a
“1000 P=1
desplazamie
nto

Lo inicializamos con 1000 (para ello la entrada P=0)

Cada vez que llega un impulso el “1” se se desplaza a la derecha.
En el cuarto impulso el “1” vuelve al primer biestable y comienza el ciclo de nuevo

A0 B0 C0 D0
Estado inicial 1 0 0 0
Después del primer impulso 0 1 0 0
Después del segundo impulso 0 0 1 0 Contador de módulo N=4
Después del tercer impulso 0 0 0 1
Después del cuarto impulso 1 0 0 0
54
Para cada estado se necesita un biestable
La salida del contador ya está decodificada. Sólo aparece un “1” en las salidas (puede excitar un LED)La posición del 1
indica el número de impulsos

55
 b) Contador Johnson (Möbius o anillo invertido)

A0 B0 C0 D0
Entrada reloj
(pulsos a contar)

J Q J Q J Q J Q
CK A CK B CK C CK D
Cambio respecto del
K Q K Q K Q K Q
CL CL CL
contador en anillo
CL
P=0 pone a “0000
P P=1 desplazamiento

Lo inicializamos con 0000 (para ello la entrada P=0)

Conforme llegan los impulsos se van poniendo los biestables a “1” y después a “0”

A0 B0 C0 D0
Estado inicial 0 0 0 0
Después del primer impulso 1 0 0 0
Después del segundo impulso 1 1 0 0
Después del tercer impulso 1 1 1 0
Después del cuarto impulso 1 1 1 1 Contador de módulo N=8
Después del quinto impulso 0 1 1 1 El código que se obtiene es el código Johnson
Después del sexto impulso 0 0 1 1
Después del séptimo impulso 0 0 0 1
Después del octavo impulso 0 0 0 0

Con el contador Johnson se obtiene el doble de estados que con el contador en anillo para el mismonúmero de biestables
56
Con n biestables: síncrono normal 2n estados, en anillo n estados y Johnson 2n estados diferentes

57
Los contadores que saltan estados (módulo N<2n), a causa del ruido pueden caer en uno de los estadosno deseados y no salir
de él
Los contadores con protección son los que salen automáticamente de los estados no deseadosEjemplo: Contador en
anillo de módulo N=2
Q1 Q2
Entrada
reloj
(pulsos a contar)

PR
J Q J Q

CK A CK D
K Q K Q
CL
P=0 pone a “10
P
P=1 desplazamiento

58
 1 2 3

Q1 Q2 1
Estado inicial 1 0 Q 1 0 1
Después del primer impulso 0 1
Después del segundo impulso 1 0 2 0 1 0

Si el contador cae en uno de los estados no deseados (“00”, “11”), permanece en dicho estadoindefinidamente
1 2 3
1 2 3
Q1 0 1 1
Q1 1 0 0
Q2 1 1 1
Q2 0 0 0

59
 Mediante lógica adicional se consigue que el contador no se quede en el estado indeseado (“00” o “11”)y se inicializa
automáticamente a “10”.

Estado actual Estado siguiente Entradas asíncronas

P Q1 Q2 Q1 Q2 PR1 CL2
Inicialización manual
0 0 0 1 0 0 0
0 0 1 1 0 0 0
0 1 0 1 0 0 0 Inicialización automática
0 1 1 1 0 0 0
1 0 0 1 0 0 0 No actúan las entradas
1 0 1 1 0 1 1
1 1 0 0 1 1 1 asíncronas Inicialización
1 1 1 1 0 0 0
PR1=CL2 P automática
Q 00 01 11 10
Q2 1
0 2 6 4
0 0 0 1 0
1 3 7 5
1 0 0 0 1
PR1 = CL2 = P·Q1·Q2+ P·Q1·Q2= P·(Q1 + Q2)
Q1 Q2
Entrada reloj
(pulsos a contar)
PR1
PR
J Q J Q
CK A CK D
K Q K Q
CL
CL

P=0 pone a “10

P
P=1 desplazamiento

60
CIRCUITO LOGICO SECUENCIAL.

Diseño de circuito lógico secuencial que implementa un contador binario ascendente de 0 a 7 utilizando flip-flops D. Este contador
cuenta de 000 a 111 en binario y luego vuelve a comenzar desde 000.

Planteamiento del Problema Secuencial:

Queremos diseñar un contador binario que cuente secuencialmente de 0 a 7 y vuelva a comenzar.
Diagrama de Secuencias:

Diagrama Lógico del Diseño Secuencial:

61
Simulación del Circuito Lógico Secuencial:

Simulación del circuito lógico secuencial en un software de simulación de circuitos:

62
Resultados y Conclusiones:
 El contador binario secuencial funciona correctamente, contando de 000 a 111 y luego volviendo a 000.
 El diseño utiliza flip-flops D sincronizados con un reloj.
 El contador puede ser utilizado en diversas aplicaciones, como sistemas de control, temporizadores, etc.
Circuito Secuencial Implementado:
El circuito se implementa utilizando flip-flops D sincronizados con un reloj y compuertas lógicas para generar las señales de entrada de
los flip-flops y controlar el conteo secuencial.

APLICACIONES DE CIRCUITOS SECUENCIALES.

Debido a su capacidad para almacenar información para ser utilizada en un momento posterior, los circuitos secuenciales son útiles en
muchas aplicaciones, incluyendo la memoria de la computadora. Los circuitos secuenciales también usan un reloj interno, por lo que son
útiles en los relojes, temporizadores o cualquier objeto que se base en una sincronización exacta.

63
 CONCLUSIÓN.

En conclusión, los circuitos secuenciales son componentes esenciales en la electrónica digital, permitiendo la creación y manipulación
de secuencias de datos de manera controlada y predecible. Los flip-flops son la base fundamental de los circuitos secuenciales,
proporcionando la capacidad de almacenar y cambiar estados binarios en respuesta a señales de reloj.

Los contadores, construidos a partir de flip-flops, son ampliamente utilizados en una variedad de aplicaciones, como temporizadores,
divisores de frecuencia, control de acceso, y sistemas de conteo en general. Permiten contar secuencialmente a través de una serie de
estados binarios, lo que los hace indispensables en sistemas digitales.

Los registros, también basados en flip-flops, son utilizados para almacenar datos temporalmente y facilitar su procesamiento en
diferentes partes de un circuito digital. Son esenciales en operaciones de transferencia de datos, como en la comunicación serie-
paralelo, y en el almacenamiento temporal de resultados en operaciones aritméticas.

Las aplicaciones de los circuitos secuenciales son vastas y van desde dispositivos de control en la industria hasta sistemas de
procesamiento de datos en computadoras y dispositivos electrónicos de consumo. Permiten la implementación de lógica secuencial en
una amplia gama de sistemas, mejorando la eficiencia, precisión y funcionalidad de los dispositivos electrónicos en los que se utilizan.
Los circuitos secuenciales, incluyendo flip-flops, contadores y registros, son bloques de construcción fundamentales en la electrónica
digital, permitiendo la creación de sistemas complejos que procesan y manipulan datos de manera secuencial, facilitando así una
variedad de aplicaciones en la vida cotidiana y en la industria.

64
 BIBLIOGRAFÍA.

[Link]
flops&gs_lcrp=EgZjaHJvbWUqBwgCEAAYgAQyCQgAEEUYORiABDIHCAEQABiABDIHCAIQABiABDIHCAMQABiABDIHCAQQABiABDI
HCAUQABiABDIHCAYQABiABDIHCAcQABiABDIHCAgQABiABDIHCAkQABiABNIBCDU3NzFqMGo3qAIAsAIA&sourceid=chrome&ie=U
TF-8

[Link]

[Link]

[Link]

[Link]

65