Nombre del alumno: Ricardo Emiliano González Ruiz

Carrera: Ingeniería en computación

Código: 220791179

Actividad: Actividad 02

Materia: Seminario de Solución de Problemas de Circuitos Analógicos I.

Docente: Daniel Omar Landa Horta

Sección: D11
Al dibujar de nuevo la red como lo indica la fIgura 2.33. se señala que la dirección de la

corriente resultante es como para encender el diodo DI y apagar el diodo D2" La corriente

resultante 1 es entonces

Inicialmente, parecería que el voltaje aplicado "encenderá" ambos diodos; sin embargo. si

ambos están en "encendido", la caída de 0.7-Va través del diodo de silicio no será igual a los

0.3 V a través del diodo de germanio como se requiere, por el hecho de que el voltaje a través

de elementos paralelos debe ser el mismo. La acción resultante se puede explicar sólo con

notar que cuando la fuente se enciende incrementará de O Va 12 V en un periodo, aunque quizá

se podría medir en milisegundos.

Durante el incremento en que se establece 0.3 V a través del diodo de gennanio. éste '''prenderá''
y mantendrá un nivel de 0.3 V.

El diodo de silicio nunca

tendrá la oportunidad de capturar su 0.7 V requerido, y por tanto permanecerá en su estado de

circuito abierto como lo indica la figura 2.35. El resultado:
El voltaje aplicado (presión) es como para encender ambos diodos, como se observó por las

direcciones de corriente resultante en la red. de la figura 2.37. Nótese que el uso de la notación

abreviada para los diodos '''encendido'' y que la solución se obtiene a través de una aplicación de

técnicas aplicadas a las redes de en serie-paralelo.

La aplicación de la ley de voltaje de Kirchhoff alrededor de la malla indicada en la dirección de

las manecillas, del reloj produce:

La red que se analizará en el ejemplo 2.16 es una compuerta OR para lógica positiva. Esto

es, el nivel de 10-V de la figura 2.38 tiene asignado un "1" para el álgebra booleana, en tanto

que una entrada de O-V tiene asignado un "O··. Una compuerta OR es tal. que el nivel de voltaje

de salida será de 1 si alguna o ambas entradas son l. La salida es de O si ambas entradas están

en el nivel O.

El análisis de las compuertas AND/OR se realiza con fáciles mediciones al utilizar el

equivalente aproximado para un diodo. en lugar del ideal. debido a que puede estipularse que

el voltaje a través del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de

germanio) para cambiar al estado "encendido'·.

Compuerta lógica OR positiva.

en principio sólo existe un potencial aplicado; 10 V en la terminal l. La terminal

2 con una entrada de O V es esencialmente un potencial de tierra, como se indica en lo que se

dibujó de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que DI está probablemente

en estado "encendido'· debido a los 10 V aplicados. mientras que D, con su lado "positivo" en

O V está quizá en "apagado”. La suposición de estos estados dará por resultado la configuración
de la figura 2.40.

El siguiente paso es sólo para verificar que no existen contradicciones en las suposiciones.

Esto es, observar que la polaridad a través de DI es tal como para encenderlo y que la polaridad

a través de D2 es tal como para apagarlo. Para D I el estado "encendido" establece Vo en Vo = E

- VD = 10 V -0.7 V =9.3 V, Con 9.3 en el lado del cátodo (-) de D2 y O Ven el lado del ánodo
(+), D? está definitivamente en estado "apagado". La dirección de la corriente y la trayectoria
continua resultante para la conducción reafirman la suposición de que DI está conduciendo.

Las suposiciones se continúan por los voltajes y la corriente resultante, y se puede asumir que el
análisis inicial es correcto. El nivel de voltaje de salida no es de JO V como se definió para una
entrada de 1, pero el 9.3 V es lo suficientemente grande para ser considerado un nivel l.

Por tanto. la salida es un nivel 1 con sólo una entrada, lo cual sugiere que se trata de una compuerta
ORo Un análisis de la misma red con dos entradas de lO-y dará por resultado que ambos diodos
estén en estado "encendido" y con una salida de 9.3 Y. Una entrada de O-Yen ambas entradas, no
proporcionará el 0.7 Y requerido para encender los diodos y la salida será de O debido al nivel de
salida de O-v. Para la red de la figura 2.40 el nivel de corriente se encuentra

determinado por:

En este caso que la fuente independiente aparece en la terminal conectada a tierra de la red.
Debido a razones que pronto serán obvias, se elige el mismo nivel que el nivel lógico de la entrada.
La red está dibujada en la figura 2.42 con las suposiciones iniciales respecto a los estados de los
diodos. Con 10 Y del lado del cátodo de DI se asume que DI se encuentra en estado "apagado",
aunque exista una fuente de lO-y conectada al ánodo de DI a través de la resistencia.

Sin embargo, recuerde que se mencionó en la introducción de esta sección que el empleo del
modelo aproximado servirá de ayuda para el análisis. Para DI ¿de dónde vendrá el 0.7 ¿Y, si los
voltajes de entrada y fuente se encuentran en el mismo nivel y creando “presiones” opuestas? Se
supone que D, se encuentra en estado "encendido" debido al bajo voltaje del
lado del cátodo y la disponibilidad de la fuente de !O-Ya través de la resistencia de l-kQ .

Para la red de la figura 2.42 el voltaje en Vo es de 0.7 Y, debido a que el diodo D, está polarizado
directamente. Con 0.7 Y en el ánodo de DI y 10 Y en el cátodo, DI está definitivamente en estado
"apagado". La corriente 1 tendrá la dirección que se indica en la figura 2.42 Y una magnitud igual
a:

El estado de los diodos es, por tanto, confinnado y el análisis anterior fue correcto. A pesar de que
no hay O V como se especificó antes para el nivelO, el voltaje de salida es lo suficientemente
pequeño para poder considerarlo en un nivelO. Para la compuerta AND, por tanto, una única
entrada dará por resultado un nivelO de salida. Los estados restantes de los diodos para las
posibilidades de dos entradas y ninguna entrada.

El análisis de los diodos se ampliará para incluir las funciones variables en el tiempo, tales como
la fonna de onda senoidal y la onda cuadrada. No existe duda de que el grado de dificultad se
complicará, pero una vez que se comprendan varios movimientos, el análisis será bastante directo
y seguirá un procedimiento común. La red más simple que se examinará con una señal variable
en el tiempo aparece en la figura 2.43. Por el momento se utilizará el modelo ideal (obsérvese la
ausencia de la identificación Si o Ge para denotar el diodo ideal), para asegurar que el sistema no
se dificulte por la complejidad matemática adicional
A través de un ciclo completo, definido por el periodo T de la figura 2.43, el valor promedio (la
suma algebraica de las áreas arriba y abajo del eje) es cero. El circuito de la figura 2.43, llamado
rectificador de media onda, generará una forma de onda vo' la cual tendrá un valor promedio de
uso particular en el proceso de conversión de ac a dc.

Cuando un diodo se usa en el proceso de rectificación, es común que se le llame rectificador. Sus
valores nominales de potencia y corriente son nominalmente mucho más altos que los de los
diodos que se usan en otras aplicaciones, como en computadoras o sistemas de comunicación.

Durante el intervalo t = O .... TI2 en la figura 2.43, la polaridad del voltaje aplicado Vi es como
para establecer "presión" en la 'dirección que se indica, y encender el diodo con la polaridad
indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por el diodo dará por
resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la señal de salida
es una réplica exacta de la señal aplicada. Las dos terminales que definen el voltaje de salida están
conectadas directamente a la señal aplicada mediante la equivalencia de corto circuito del diodo.

Para el periodo T/2 ---'> T, la polaridad de la entrada v; es como se indica en la figura 2.45, y la
polaridad resultante a través del diodo ideal produce un estado "apagado" con un equivalente de
circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y Vo = iR =
(O)R = O V para el periodo T/2 ---'> T. La entrada v; y la salida va se dibujaron juntas en la figura
2.46 con el propósito de establecer una comparación. Ahora, la señal de salida v(J tiene un área
neta positiva arriba del eje sobre un periodo completo, y un valor promedio determinado por
Al proceso de eliminación de la mitad de la señal de entrada para establecer un nivel de se le llama
rectificación de media onda. El efecto del uso de un diodo de silicio con Vr = 0.7 V se señala en la
figura 2.47 para la región de polarización directa. La señal aplicada debe ser abara de por lo menos
0.7 V antes de que el diodo pueda "encender". Para los niveles de v; menores que 0.7 V el diodo
aún está en estado de circuito abierto y V o := O V, como lo indica la misma figura. Cuando
conduce, la diferencia entre voY Vi se encuentra en un nivel fijo de V T= 0.7 V Y Vo = Vi - Vr según
se indica en la figura. El efecto neto es una reducción en el área arriba del eje, la cual reduce de
manera

El valor del voltaje pico inverso (PIV, por las iniciales en inglés de: Peak Inverse Voltage) (o PRV,
por las iniciales en inglés de: Peak Reverse Va/tage) del diodo es muy importante en el diseño de
sistemas de rectificación. Recuerde que se trata del valor del voltaje que no debe excederse en la
región de polarización inversa, pues de otra fonna el diodo entrará en la región de avalancha
Zener. El valor PIV requerido para el rectificador d~ media onda puede determinarse a partir de
la figura 2.51, la cual muestra el diodo de la figura 2.43 con polarización inversa con un voltaje
máximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el valor PIV del
diodo debe ser igualo mayor al valor del pico del voltaje aplicado. Por tanto,
Puente de diodos: El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar al
100% si se utiliza un proceso que se llama rectificación de onda completa. La red más familiar
para llevar a cabo tal función aparece en la figura 2.52 con sus cuatro diodos en una configuración
en forma de puente. Durante el periodo t '" O a Tl2 la polaridad de la entrada se muestra en la
figura 2.53. Las polaridades resultantes a través de los diodos ideales también se señalan en la
figura 2.53 para mostrar que D, y D3 están conduciendo, en tanto que D¡ y D, se hallan en estado
"apagado". El resultado neto es la configuración de la figura 2.54, con su corriente y polaridad
indicadas a través de R. Debido a que los diodos son ideales, el voltaje de carga V o = Vi' según se
muestra en la misma figura.

Para la región negativa de la entrada los diodos conductores son DI y D4 , generando la

configuración de la figura 2.55. El resultado importante es que la polaridad a través de la
resistencia de carga R es la misma que en la figura 2.53, estableciendo un segundo pulso positivo,
como se indica en la figura 2.55. Después de un ciclo completo los voltajes de entrada y de salida
aparecerán según la figura 2.56.

Debido a que el área arriba deI eje para un ciclo completo es ahora doble, en comparación con la
obtenida para un sistema de media onda, el nivel de dc también ha sido duplicado y

Sí se emplea diodos de silicio en lugar de los ideales como se indica en la figura 2.57, una
aplicación de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conducción resultaría

El valor pico para el voltaje de salida va es, por tanto,

Para las situaciones donde V m» 2VT, puede aplicarse la ecuación (2.11) para el valor promedio
con un nivel relativamente alto de precisión.

PIV

El PIV que se requiere para cada diodo (ideal) puede determinarse a partir de la figura 2.58 que
se obtuvo en el pico de la región positiva de la señal de entrada. Para la malla indicada el voltaje
máximo a través de R es Vm y el valor PIV se define por

Transformador con derivación central

Un segundo rectificador de onda completa muy popular aparece en la figura 2.59 con sólo dos
diodos. pero requiere de un transformador con derivación central (CT, por las iniciales en inglés
de: Center Tappeá) para establecer la señal de entrada a través de cada sección del secundario del
transformador. Durante la porción positiva de Vi aplicada al primario del transformador, la red
aparece como se muestra en la figura 2.60. D) asume el equivalente del corto circuito y Do el
equivalente del circuito abierto, según se determinó por los voltajes secundarios y las direcciones
de corriente resultantes. El voltaje de salida aparece en la figura 2.60.