Tema 7
Flip-flops y dispositivos relacionados
Los circuitos lógicos que se han considerado hasta ahora son circuitos combinatorios cuyos niveles de
salida, en cualquier instante, dependen de los niveles presentes en las entradas en ese momento.
Cualquier condición anterior al nivel de entrada no afecta a las salidas, porque los circuitos lógicos
combinatorios no tienen memoria. La mayoría de los sistemas digitales están constituidos por circuitos
combinatorios y elementos de la memoria.
La siguiente figura muestra un diagrama de bloques para un sistema digital general, que conjuga
compuertas lógicas combinatorias con dispositivos de memoria. La porción combinatoria acepta
señales lógicas de entradas externas y de las salidas de los elementos de la memoria. El circuito
combinatorio opera sobre estas entradas a fin de producir diversas salidas, algunas de las cuales se
utilizan para determinar los valores binarios que se almacenarán en los elementos de la memoria. Las
salidas de algunos elementos de la memoria, a su vez, se dirigen hacia las entradas de compuertas
lógicas en los circuitos combinatorios. Este proceso indica que las salidas externas de un sistema digital
son funciones tanto de sus entradas externas como de la información almacenada en sus elementos de
memoria.
El elemento más importante de la memoria es el flip-flop, que está formado por un ensamble de
compuertas lógicas. Aunque una compuerta lógica, por sí misma, no tiene la capacidad de
almacenamiento, pueden conectarse varias de ellas de manera que permitan almacenar información.
Existen varias configuraciones de compuertas que se utilizan para producir estos flip-flops (abreviados
FF).
La siguiente figura (a) muestra el tipo de símbolo general empleado para un flip-flop. El símbolo indica
que el FF tiene dos salidas, marcadas como Q y Q’, que son inversas entre sí. En realidad se puede
utilizar cualquier letra, pero la Q es la de uso más común. La salida Q recibe el nombre de salida
normal del FF, mientras que Q’ es la salida negada o invertida del FF. Cada vez que se haga referencia
al estado de un FF, estamos haciendo referencia al estado de su salida normal (Q); se sobreentiende que
la salida invertida Q’ se encuentra en el estado opuesto. Por ejemplo, si se afirma que el FF se
encuentra en el estado ALTO (1), significa que Q = 1; si se señala que el FF se encuentra en el estado
BAJO (0), entonces Q = 0. Claro está que el estado de Q’, siempre es el inverso de Q.
Por tanto, un FF tiene dos estados permisibles de operación, como se indica en la figura (b). Note las
diferentes formas que se emplean para hacer referencia a los dos estados. Es necesario familiarizarse
con cada una de ellas, ya que todas son de uso común.
Como lo indica el símbolo de la anterior figura (a), un FF puede tener una o más entradas. Éstas se
emplean para provocar que el FF haga transiciones hacia atrás y hacia adelante (“flip-flop") entre sus
posibles estados de salida. Como veremos más adelante, la entrada del FF sólo tiene que recibir un
pulso momentáneo para cambiar el estado de su salida y ésta permanecerá en el nuevo estado aun
después de la desaparición del pulso de entrada. Esta es la característica de la memoria del FF.
El flip-flop también se conoce con otros nombres, entre otros registro básico y multivibrador
biestable.
Señales de reloj y flip-flops sincronizados por reloj
Los sistemas digitales pueden operar en forma asíncrona o síncrona. En los sistemas asíncronos, las
salidas de circuitos lógicos pueden cambiar de estado en cualquier momento en que una o más de las
entradas cambie. Un sistema asíncrono es difícil de diseñar y reparar.
En los sistemas síncronos, los tiempos exactos en que alguna salida puede cambiar de estados se
determinan por una señal que comúnmente se denomina reloj. Esta señal del reloj es una serie de
pulsaciones rectangulares o cuadradas, como se muestra en la siguiente figura. La señal del reloj se
distribuye a todas las partes del sistema y muchas (si no todas) las salidas del sistema pueden cambiar
de estado sólo cuando el reloj hace una transición. Las transiciones (también denominadas flancos) se
indican en la figura. Cuando el reloj cambia de 0 a 1, a ésta se le denomina transición con pendiente
positiva (TPP); cuando el reloj pasa de 1 a 0, a ésta se le conoce como transición con pendiente
negativa (TPN ). Usaremos las abreviaturas TPP y TPN, ya que estos términos se encuentran con
frecuencia.
Muchos sistemas digitales son principalmente síncronos (aunque siempre hay algunas partes
asincronas) ya que los circuitos síncronos son más sencillos de diseñar y reparar. Son más fáciles de
reparar porque las salidas del circuito sólo pueden variar en instantes específicos de tiempo. En otras
palabras, casi todo se sincroniza a las transiciones de las señales del reloj.
La acción de sincronización de las señales del reloj se logra a través del uso de flip-flops
sincronizados por reloj que están diseñados para cambiar de estados en una u otra de las transiciones
del reloj.
Flip-flops sincronizados por reloj
Existen varios tipos de flip-flops sincronizados por reloj que se emplean en una amplia gama de
aplicaciones. Antes de comenzar el estudio de estos tipos de FF, describiremos las principales
características que son comunes a todos ellos.
1. Los FF sincronizados por reloj tienen una entrada de reloj que comúnmente está marcada como
CLK, CK o CP. Aquí usaremos CLK, como se indica en la siguiente figura. En muchos FF
sincronizados por reloj, la entrada CLK es disparada por flanco, lo que significa que es activada
por una transición de la señal; esto se indica por la presencia de un pequeño triángulo sobre la
entrada CLK. Esto contrasta con los registros que se disparan por nivel lógico. En la figura (a)
se activa la entrada CLK sólo cuando ocurre una transición con pendiente positiva (TPP); la
entrada no es afectada en ningún otro tiempo. En la figura (b), la entrada CLK se activa sólo
cuando se presenta una transición con pendiente negativa (TPN), lo que se simboliza con una
pequeña burbuja.
2. Los FF sincronizados por reloj también poseen una o más entradas de control que pueden tener
varios nombres, lo que depende de su operación. Las entradas de control no tendrán efecto
sobre Q hasta que ocurra la transición activa de reloj. En otras palabras, su efecto está
sincronizado con las señales aplicadas en la entrada CLK. Por ejemplo, las entradas de control
del flip-flop en la figura (a) no tendrán efecto hasta que la TTP de la señal de reloj ocurra.
Asimismo, las entradas de control en la figura (b) no tendrán efecto hasta que la TPN de la
señal de reloj ocurra. Por esta razón reciben el nombre de entradas síncronas de control.
3. En resumen, puede afirmarse que las entradas de control hacen que las salidas del FF estén
listas para cambiar, mientras que la transición activa en la entrada CLK es la que dispara el
cambio. Las entradas de control definen el CUÁL (es decir, el estado al cual se irá la salida); la
entrada CLK determina el CUÁNDO.
Aplicaciones de los flip-flops
Los FF con reloj ofrecen al diseñador lógico un grupo de dispositivos versátiles que tienen numerosas
aplicaciones. Brevemente presentaremos las aplicaciones más comunes en las siguientes secciones
Sincronización de flip-flops
La mayor parte de los sistemas digitales son principalmente síncronos en su operación pues la mayoría
de las señales cambiarán estados en sincronización con las transiciones del reloj. Sin embargo, en
muchos casos, habrá una señal externa que no esté sincronizada con el reloj; en otras palabras, es
asincrona. Las señales asincronas a menudo ocurren como resultado de una señal interruptora de
entrada activada por un operador humano en algún tiempo seleccionado al azar en relación con la señal
del reloj. Esta selección no elaborada puede producir resultados impredecibles e indeseables. El
siguiente ejemplo ilustra la forma en que se puede emplear un FF para sincronizar el efecto de una
entrada asincrona.
Ejemplo
La siguiente figura (a) muestra una situación donde la señal de entrada A es generada a partir de un
interruptor sin oscilaciones activado por un operador. A pasa a ALTO cuando el operador activa el
interruptor y a BAJO cuando el operador libera el interruptor. Esta entrada A se utiliza para controlar el
paso de la señal de reloj a través de la compuerta AND de manera que los pulsos de reloj están en
ALTO, como se muestra en las formas de onda de la figura (b).
Solución
La señal A se conecta a la entrada D del FF Q (ver la siguiente figura), que esta sincronizada por la
TPN de la señal del reloj. Así, cuando A pasa a ALTO, Q no pasará a ALTO sino hasta que ocurra la
siguiente TPN del reloj al tiempo T 1. Este estado ALTO en Q activará la compuerta AND para que
pasen pulsos completos del reloj a X, como se muestra en la figura (b) abajo.
Cuando A retorna a BAJO, Q no pasará a BAJO sino hasta la siguiente TPN del reloj al tiempo T 2. De
este modo, la compuerta AND no inhibirá los pulsos del reloj hasta que el pulso del reloj que termina
en T2 haya pasado a través de la compuerta hacia X.
Así, la salida X únicamente contiene pulsos completos. El circuito se muestra a continuación.
Hay un problema potencial con este circuito. Como A podría cambiar a ALTO en cualquier momento,
habría una probabilidad aleatoria de que la transición de A ocurra tan cerca del flanco del reloj como
para producir una respuesta inestable. Para evitar esto se requeriría un circuito de sincronización más
complejo.
Detección de secuencias de entrada
En muchas situaciones una salida se activará sólo cuando las entradas son activadas en cierta secuencia.
Esto no se puede hacer usando sólo la lógica combinacional pura; requiere de las características del
almacenamiento de los flip-flops.
Por ejemplo, se puede usar una compuerta AND para determinar cuando dos entradas, A y B, son
ALTAS, pero su salida responderá igual, sin importar qué entrada pase primero al estado ALTO . Pero
suponga que se desea generar una salida ALTA sólo si A pasa a ALTO y B pasa a ALTO algún tiempo
después. En la siguiente figura (a) se muestra una manera de lograrlo.
Las formas de onda en las figuras (b) y (c) muestran que X pasará al estado ALTO solamente si A pasa
a ALTO antes de que B pase a ALTO. Esto se debe a que A debe estar en el estado ALTO para que X
pase a ALTO en la TPP de B.
A fin de que este circuito funcione adecuadamente, A tiene que pasar a ALTO antes de que B lo haga
por lo menos en una cantidad de tiempo igual al requisito del tiempo de establecimiento de FF.
Almacenamiento y transferencia de datos
Por mucho, el uso más común de los flip-flops es para el almacenamiento de datos o información. Los
datos pueden representar valores numéricos (por ejemplo, números binarios, decimales codificados en
BCD). Estos datos generalmente se almacenan en grupos de FF llamados registros.
La operación que se realiza con más frecuencia sobre los datos almacenados en un FF o registro es la
transferencia. Esta operación comprende la transferencia de datos de un FF o registro a otro. La figura
siguiente ilustra la forma en que la transferencia de datos puede llevarse a cabo entre dos FF. En cada
caso, el valor lógico que está almacenado normalmente en el FF A es transferido al FF B en la TPN del
pulso TRANSFERENCIA. De este modo, después de esta TPN la salida B será la misma que la salida
A.
División y conteo de frecuencia
Consulte la siguiente figura (a). Cada FF tiene sus entradas J y K en el nivel 1, así que cambiará estados
(se complementará) siempre que la señal en su entrada CLK pase de ALTO a BAJO. La sucesión del
pulso de reloj se aplica solamente a la entrada CLK del FF Q 0. La salida Q0 se conecta a la entrada
CLK del FF Q1 y la salida Q1 se conecta a la entrada CLK del FF Q 2. Las formas de onda de la figura
(b) muestran la forma en que los FF cambian estados cuando se aplican los pulsos. Deben observarse
los siguientes puntos importantes:
1. El flip-flop Q0 se complementa en la transición con pendiente negativa de cada pulso de entrada
del reloj. Así, la forma de onda de salida Q 0 tiene una frecuencia que es exactamente un medio
de la frecuencia del reloj.
2. El flip-flop Q1 se complementa cada vez que la salida Q 0 pasa de ALTO a BAJO. La forma de
onda Q1 tiene una frecuencia igual a exactamente un medio de la frecuencia de salida Q 0 y, por
tanto, un cuarto de la frecuencia del reloj.
3. El flip-flop Q2, se complementa cada vez que la salida Q 1 va de ALTO a BAJO. Así, la forma de
onda Q2 tiene un medio de la frecuencia de Q1 y, por tanto, un octavo de la frecuencia del reloj.
4. Cada salida de FF es una onda cuadrada: (ciclo de trabajo del 50 por ciento).
Como se describió antes, cada FF divide la frecuencia de su entrada entre 2. Si agregáramos un cuarto
FF a la cadena, tendría una frecuencia igual a un dieciseisavo de la frecuencia del reloj, y así
sucesivamente. Utilizando el número adecuado de FF, este circuito podría dividir una frecuencia por
cualquier potencia de 2. Específicamente, el uso de N flip-flops produciría una frecuencia de salida en
el último FF igual a 1/2N de la frecuencia de entrada.
Operación de conteo
Además de funcionar como divisor de frecuencias, el circuito de la figura anterior también opera como
contador binario. Esto puede demostrarse al examinar la secuencia de estados de los FF después de
cada pulso del reloj. La siguiente figura presenta los resultados en forma tabular. Deje que los valores
representen un número binario donde Q2 es la posición 22, Q1 es la posición 21, y Q0 es la posición 20.
Los primeros ocho estados de la tabla deben reconocerse como la secuencia de conteo binario de 000 a
111. Después de la primera TPN, los FF están en el estado 001 (Q 2 = 0, Q1 = 0, Q0 = 1), lo que
representa 0012 (equivalente al 1 decimal); después de la segunda TPN los FF representan 010 2, que es
equivalente a 210; después del tercer pulso, 0112 = 310; después del cuarto pulso, 1002 = 4l0, y así
sucesivamente hasta el séptimo pulso, 111 2 = 710. En la octava TPN los FF retornan al estado 000 y la
secuencia binaria se repite para los siguientes pulsos.
De este modo, en los primeros siete pulsos de entrada, el circuito funciona como un contador binario en
el cual los estados de los FF representan un número binario equivalente al número de pulsos que hayan
ocurrido. Este contador puede contar hasta 1112 = 710 antes de regresar a 000.
