CIRCUITOS LOGICOS
DIGITALES
UNIDAD 8: CIRCUITOS
SECUENCIALES
Introducción
CIRCUITOS
LÓGICOS
CIRCUITO CIRCUITO
COMBINACIONAL SECUENCIAL
Circuito donde la salida Circuito donde la salida
depende solamente de depende, no sólo de las
la combinación de sus entradas actuales, sino
entradas actuales. de la secuencia anterior.
Circuito Secuencial
En los sistemas secuenciales, las salidas no
dependen exclusivamente de las entradas,
sino que también dependen de la evolución o
de la historia anterior del sistema. Es decir,
un sistema secuencial debe ser capaz de
recordar o memorizar el estado actual.
Estructura de un Circuito Secuencial
Entradas Salidas
CIRCUITO
COMBINACIONAL
MEMORIA
BIESTABLES
Logro
Al finalizar el tema sabrán:
Concepto de biestable, funcionalidad y tipos
De una entrada: Biestable D y Biestable T
De dos entradas: Biestable JK y Biestable RS
Biestables síncronos y asíncronos
Cronogramas
Biestables
Un circuito biestable, es un multivibrador que
puede permanecer en uno de dos estados
posibles (0 o 1 lógico) durante un tiempo
indefinido en ausencia de perturbaciones.
Los biestables constituyen los elementos
básicos de una memoria, pueden memorizar
un bit de información.
Concepto de biestable
Son células elementales de memoria, capaces
de almacenar un bit de información.
Pueden adoptar dos estados estables: '0' y '1'.
La salida y el estado coinciden.
Clasificación:
Según la presencia de reloj:
Asíncronos, sin reloj
Síncronos, con reloj
Según consideraciones temporales con reloj:
Activos por nivel
Disparados por flanco
Presencia del reloj
Biestables asíncronos
las salidas responden inmediatamente a los valores
de las entradas
Biestables síncronos:
las salidas responden en función de la señal de reloj
activos por nivel: cuando el reloj se encuentra en el nivel
activo, las salidas responden a todas las variaciones de las
entradas.
disparados por flanco: cuando se produce el flanco, las
salidas toman el valor correspondiente a las entradas en
dicho instante. Este valor no se modificará hasta el siguiente
flanco, aunque varíe el valor de las entradas.
Biestable (Flip-Flop) RS
S Q
S Q
R Q'
R Q
(a) Diagrama lógico (b) Símbolo Lógico
Funcionamiento del Flip Flop RS
Las dos entradas de un biestable RS van a
realizar las siguientes acciones (opuestas)
cuando son activadas:
- R(reset): poner la salida a cero (Q = 0, Q´ = 1)
- S(set): poner la salida a uno (Q = 1, Q´ = 0)
Si ninguna de las entradas está activa, el flip-flop
mantendrá las salidas en el valor previo.
En el caso en que ambas entradas se activen
simultáneamente Q y Q tomarán el mismo valor,
con lo que esta configuración normalmente no se
utilizará. 12
Flip Flop RS construido con NOR
En este caso las dos entradas R y S son activas a
nivel alto (a 1), ya que, como se puede deducir
rápidamente de la tabla de verdad de la puerta
NOR, siempre que una de las entradas sea 1, la
salida será siempre 0 (independientemente del
valor de la segunda entrada). Esta característica
es la que nos va a ayudar a analizar los circuitos
con puertas NOR realimentadas.
13
Se pueden dar los siguientes cuatro casos:
a) Si se activa el reset (R = 1, S = 0) la
salida será siempre cero (Q = 0). La otra
puerta NOR tendrá entonces dos ceros
como entradas, con lo que Q´ será uno.
14
Se pueden dar los siguientes cuatro casos:
b) Si se activa el set mientras el reset está
desactivada (S = 1, R = 0) entonces Q’
siempre será cero (0). La otra puerta NOR
tendrá, por lo tanto, dos ceros como
entradas con lo que su salida (Q) será uno.
15
Se pueden dar los siguientes cuatro casos:
c) Si ambos, reset y set se activan (R = 1, S
= 1) se hará (Q = 0, Q’ = 0). Esta
configuración normalmente no se utilizará,
ya que, por norma general, nos interesará
que Q y Q’ sean siempre opuestas una a la
otra. El hecho de que las salidas se llamen Q
y Q´ no significa que una es la negada de la
otra.
16
Se pueden dar los siguientes cuatro casos:
d) Supongamos que (R = 0, S = 0). En esta
situación el valor de las salidas de las puertas
NOR no está determinada por estas entradas,
sino por el valor de los lazos de realimentación
(Q y Q´ ). Serán posibles dos configuraciones,
que dependerán del valor previo de los lazos
de realimentación y, por tanto, de todas
las entradas anteriores. Como se puede ver,
en ambos casos se mantendrá invariable la
configuración inmediatamente anterior.
17
18
Ejemplo de funcionamiento de un
flip-flop RS (NOR).
19
Tabla de Transiciones de estado para
Flip Flop RS (NOR)
Tabla de Transiciones de estado para
Flip Flop RS (NOR)
Cuando las entradas R y S están inactivas el
flip-flop mantiene la configuración alcanzada
en la operación previa, es decir, el estado
siguiente (Qn+1) será igual al estado actual
(Qn). De esta forma se guarda el bit de
información previamente almacenado (1 si se
ha actuado sobre el set ó 0 si se ha actuado
sobre el reset).
Biestable R-S activo en baja
Qt 1 S Qt R S Qt R S .Qt R
S’ Q
S' Q
R' Q'
R’ Q
(a) Diagrama lógico (b) Símbolo Lógico
Biestable JK
El biestable J-K introduce una mejora respecto al RS. En
este biestable ya no existe zona no permitida, esta se
reemplaza por la zona de basculamiento, tal como se
muestra en la tabla de verdad del J-K.
J
Q
Q
K
Tabla de Verdad
J K Qt Qt+1
0 0 0 0
J K Qt+1
0 0 1 1
0 0 Qt
0 1 0 0
0 1 0
0 1 1 0
1 0 1
1 0 0 1
1 1 Qt’
1 0 1 1
1 1 0 1
1 1 1 0
Qt 1 KQt J Qt
Biestables síncronos
En los biestables asíncronos, las salidas
evolucionan a medida que se van cambiando
las entradas. En cambio, en los biestables
síncronos, las salidas evolucionan cuando
aparte de las señales de entrada se les aplica
una señal de sincronismo.
Flip-flop RS (NOR) sincronizado por
nivel.
El flip-flop básico, tal como se ha descrito
hasta aquí, es un circuito secuencial asíncrono.
En cualquier sistema digital que incluya un
cierto número de puertas y elementos de este
tipo prácticamente va a ser imposible
garantizar que las señales R y S se presenten,
exactamente, en los instantes de tiempo
requeridos para realizar las operaciones
lógicas, con lo que podemos perder fácilmente
el control sobre el circuito.
Flip-flop RS (NOR) sincronizado por
nivel.
Esta dificultad se supera permitiendo cambios
de estado en el flip-flop sólo cuando lo indique
un reloj externo que, usualmente, será común
para todo el sistema secuencial. De este modo,
las señales de salida se sincronizarán con el
reloj, no dependiendo las transiciones del
momento de llegada de las señales R y S,
mejorando por tanto la coordinación.
Flip-flop RS (NOR) sincronizado por
nivel.
El flip-flop RS sincronizado por nivel consta de una
celda RS básica con puertas NOR, a la que se añaden
dos puertas AND adicionales en la entrada. La señal de
reloj que realiza la sincronización es introducida en
cada puerta AND, en tanto que las señales R y S
constituyen las otras entradas.
Flip-flop RS (NOR) sincronizado por
nivel.
De esta manera, las entradas a las puertas NOR (R’ y
S’) sólo serán activas cuando el reloj este en alta, con
lo que las entradas R y S seguirán determinando el
estado final del flip-flop, pero en transiciones que
únicamente podrán ocurrir cuando el reloj las permita.
Este dispositivo es también conocido como latch RS.
Ejemplo de funcionamiento de un
flip-flop RS (NOR) síncrono
La señal de reloj (CLK) que hemos introducido genera
el siguiente comportamiento del biestable:
- Cuando el reloj está inactivo (CLK = 0), el flip-flop
mantiene su estado, independientemente de los
valores de las señales R y S.
30
Ejemplo de funcionamiento de un
flip-flop RS (NOR) síncrono
- Cuando el reloj está activo (CLK = 1) entonces R’= R
y S’= S, con lo cual el flip-flop tendrá un funcionamiento
similar a un RS asíncrono.
31
Tabla de transiciones de estado de un
flip-flop RS síncrono
CLK
Flip Flop JK
El flip-flop JK es un refinamiento del RS en el que el
estado indeterminado queda, en este caso,
perfectamente definido. Las entradas J y K se
comportan como las entradas S y R, respectivamente;
sin embargo, cuando se activan simultáneamente, el
flip-flop conmuta al estado complementario del que se
encuentra.
Flip Flop JK
Cuando las entradas J y K aparecen simultáneamente
activas, la salida que en ese momento se encuentre a
1 hace que la salida de la puerta AND
correspondiente se ponga a 1 (la otra permanecerá en
0), lo que hace bascular el flip-flop en cualquier caso.
Flip Flop JK
Nótese que esta conexión de realimentación
del flip-flop JK hace que, si la señal de reloj
permanece a 1 (siempre que J = K = 1), se
producirán transiciones de forma continua e
incontrolada, con el resultado final de que no
podemos predecir en que estado se va a
quedar el flip-flop al deshabilitar el reloj .
Flip Flop JK
Para evitar este proceso indeseable, se deben
diseñar flip-flops más complejos que, en
vez de activarse con un nivel alto del reloj, se
activen o disparen en las transiciones del
reloj, lo que se denomina flancos.
BIESTABLES
1 ENTRADA
Biestable D síncrono activado por nivel
El flip-flop tipo D es una modificación del flip-
flop RS sincronizado por nivel. La entrada D se
aplica directamente a la entrada S, y su
complemento a la entrada R.
Biestable D síncrono activado por nivel
El nombre de flip-flop D viene como
consecuencia de su capacidad de transferir
“datos” desde la línea de entrada a la salida,
siempre que los pulsos de reloj lo permitan.
Cuando D es 0, se activa R’ y el flip-flop pasa a
Q = 0; mientras que, cuando D es 1, se activa
S’ y el flip-flop pasa a Q = 1. En ambos casos,
la entrada se transmite a la salida.
Biestable T síncrono activado por nivel
El flip-flop tipo T es una versión simplificada
del flip-flop JK. Se obtiene directamente del JK
conectando juntas las entradas J y K.
Biestable D síncrono activado por nivel
La designación “T” para este flip-flop es
consecuencia de la característica de cambio de
estado de este flip-flop (toggle). Cuando T = 1,
entonces J = K = 1 y el flip-flop cambiará de
estado (cambiará de estado indefinidas veces
mientras que el reloj sea 1).Cuando T = 0,
entonces J = K = 0 y el flip-flop permanece en
el estado en el que se encontraba.
Biestable activado por flanco
R
Q
Detector de
transición de
C
impulsos
Q'
S
Biestable disparado por flanco.
Biestable activado por flanco
Retardo Retardo
CK CK
CK CK
CLK CLK
CK CK
CK CK
CLK CLK
(a) Flanco positivo (b) Flanco negativo
Biestable J-K activado por flanco
J Q J Q
CLK CLK
K Q K Q
(a) Flanco de subida (b) Flanco de bajada
Biestable J-K activado por flanco
Diagrama de tiempos
Tabla característica
J
J K CLK Qt+1
0 0 Q K
0 1 0
CK
1 0 1
Q
1 1 Q’
Ecuación
característica Qt 1 J Q KQ
Biestable D activado por flanco
D Q
CLK Q
Biestable D activado
por flanco de subida
Biestable D activado por flanco
Diagrama de tiempos
Tabla característica
D CLK Qt+1 D
0 0
CK
1 1
Q
Ecuación
característica Qt 1 D
Biestable T activado por flanco
T Q
CLK Q
Biestable T activado
por flanco de subida
Biestable T activado por flanco
Diagrama de tiempos
Tabla característica
T CLK Qt+1
T
0 Q
CK
1 Q’
Q
Ecuación
característica
Qt 1 QT QT
Biestable J-K con entradas asíncronas
clear y preset
J
PR
K
J Q
CK
C
PRE
K Q' CLK
CLR
Q
(a) Símbolo lógico (b) Diagrama de tiempos
Aplicaciones
Eliminación de rebotes en un interruptor
mecánico.
Aplicaciones
Aplicaciones
Activación de una alarma por interrupción de un
haz de luz.
Aplicaciones
Generador de secuencia.
