UNH

Ing. Electrónica CIRCUITOS DIGITALES II

Latch RS 74LS112
74LS190

Circuitos secuenciales
Semana 2 (Sesión 3)
Profesor: Dr. Javier Camilo Poma Palacios
Pampas - 2023
 UNH
Ing. Electrónica
CIRCUITOS SECUENCIALES
Diagrama conceptual de un sistema secuencial
La figura muestra un sistema secuencial general, la salida en cualquier momento está
determinada por las entradas presentes y por la información almacenada en los elementos de
memoria. La información almacenada en la memoria determina el estado del circuito. La
mayoría de los sistemas digitales requieren la función de almacenamiento, cuyo objetivo es
mantener los datos binarios durante un periodo de tiempo. Algunos dispositivos de
almacenamiento se usan para almacenamiento temporal y otros para almacenamiento
permanente y pueden memorizar un bit o un grupo de bits.

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
CIRCUITOS SECUENCIALES
LATCH: es un dispositivo binario de almacenamiento, construido con dos o
más compuertas con realimentación.
S = Set, R = Reset
S
X
Ecuaciones del sistema:

X = (S + Y) = Sത ഥ
Y
Y
R
Y = (R + X)
Latch con compuertas NOR

S
X
Ecuaciones del sistema:

X = (S . Y) = Sത + ഥ
Y
Y
R
Y = (R . X) =
Latch con compuertas NAND
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH S-R (Set-Reset)
Con compuertas NOR Símbolo Modo de
operación
R S Q 𝑄ത
R
Q R Q Memoria 0 0 No cambia
Set 0 1 1 0
Reset 1 0 0 1
Q S Q
S Prohibido 1 1 X X

Con compuertas NAND Modo de

Símbolo
operación
R S Q 𝑄ത
S Prohibido 0 0 X X
Q R Q
Set 0 1 1 0
Reset 1 0 0 1
Q S Q Memoria 1 1
R No cambia

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH S-R (Set-Reset)
Ejercicio: Encontrar Q para las señales R, S dadas. S R Q

0 0 X
0 1 1

S 1 0 1 0 1 1 1 1 1 0 1 0 0
1 1 Q

R 0 1 1 1 1 0 1 0 1 1
S Q

Q
t R Q

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH S-R (Set-Reset)
Tabla de Verdad
S R 𝑸𝒕+𝟏 𝑸𝒕+𝟏 Función

Símbolo: (con NOR) 0 0 𝑄𝑡 𝑄𝑡 se mantiene Qt

0 1 0 1 0 (reset)

R Q 1 0 1 0 1 (set)
1 1 X X prohibido

S R 𝑸𝒕 𝑸𝒕+𝟏 Función
S Q
0 0 0 0
se mantiene 𝑄𝑡
0 0 1 1
0 1 0 0
0 1 1 0 cuando RS, la
1 0 0 1 salida sigue a S.
1 0 1 1
1 1 0 X
prohibido
1 1 1 X
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH S-R (Set-Reset)
Tabla de Transición

Símbolo: (con NOR) 𝑸𝒕 𝐐𝐭+𝟏 S R

0 0 0 X
R Q
0 1 1 0
1 0 0 1
S Q
1 1 X 0

RESULTADO

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH S-R (Set-Reset)
Tabla de Verdad
S R 𝑸𝒕+𝟏 𝑸𝒕+𝟏 Función
0 0 X X prohibido
Símbolo: con NAND 0 1 1 0 1 (set)
1 0 0 1 0 (reset)
R Q 1 1 𝑄𝑡 𝑄𝑡 no cambia Qt

S R 𝑸𝒕 𝑸𝒕+𝟏 Función
0 0 0 X
S Q prohibido
0 0 1 X
0 1 0 1
0 1 1 1 cuando RS, la
salida sigue a la
1 0 0 0 R.
1 0 1 0
1 1 0 0
no cambia 𝑄𝑡
1 1 1 1

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH S-R (Set-Reset)
Tabla de Transición

Símbolo: con NAND 𝑸𝒕 𝐐𝐭+𝟏 S R

R Q 0 0 1 X
0 1 0 1
1 0 1 0
S Q
1 1 X 1

RESULTADO

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH JK
Tabla de Verdad
J K 𝑸𝒕+𝟏 𝑸𝒕+𝟏 Función
Símbolo 0 0 𝑄𝑡 𝑄𝑡 no cambia Qt
0 1 0 1 0 (reset)
J Q 1 0 1 0 1 (set)
1 1 𝑄𝑡 𝑄𝑡 cambia

J K 𝑸𝒕 𝑸𝒕+𝟏 Función
K Q
0 0 0 0
no cambia 𝑄𝑡
0 0 1 1
0 1 0 0
0 1 1 0 cuando JK, la
1 0 0 1 salida sigue a J.
1 0 1 1
1 1 0 1
cambia
1 1 1 0

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH JK

Tabla de Transición

Símbolo 𝑸𝒕 𝐐𝐭+𝟏 J K

Q 0 0 0 X
J
0 1 1 X
1 0 X 1
K Q
1 1 X 0

RESULTADO

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
LATCH T / LATCH D
Tipo T: Se obtiene cuando los terminales JK se cortocircuitan es decir J=K.
Símbolo Tabla de Verdad
T 𝑸𝒕 𝑸𝒕+𝟏 Función
T J Q T Q
0 0 0
no cambia 𝑄𝑡
0 1 1
K Q Q 1 0 1 Cambia
1 1 0 (toggle)

Tipo D: Actúan como muestreadores o retardadores: el estado del biestable

coincide con el valor de la señal de entrada D.
Tabla de Verdad
Símbolo D 𝑸𝒕 𝑸𝒕+𝟏
D J Q D Q 0 0 0
0 1 0
K Q Q 1 0 1
1 1 1
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
Latch S-R con entrada de habilitación
El diagrama y el símbolo lógico de un latch con entrada de habilitación se
muestran en la figura. Las entradas S y R controlan el estado al que va a
cambiar el latch cuando se aplica un nivel ALTO a la entrada de habilitación
(EN, enable). El latch no cambia de estado hasta que la entrada EN está a
nivel ALTO pero, mientras que permanezca en este estado, la salida va a ser
controlada por el estado de las entradas S y R. En este circuito, el estado no
válido del latch se produce cuando las dos entradas S y R están
simultáneamente a nivel ALTO.

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
CIRCUITOS SECUENCIALES
Las células básicas de los circuitos secuenciales son los
biestables los cuales pueden ser:
 Asíncronos: no dependen de ninguna señal de reloj.
 Síncronos: dependen de un reloj:
 Activados por nivel.
 Activados por flanco  Flip-Flops.

Los más utilizados son:

 RS
 JK
 D
 T
 Etc.
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP
El flip flop es el nombre común que se le da a los dispositivos de
dos estados (biestables), que sirven como memoria básica para las
operaciones de lógica secuencial. Los Flip-flops son ampliamente
usados para el almacenamiento y transferencia de datos digitales y
se usan normalmente en unidades llamadas “registros”, para el
almacenamiento de datos numéricos binarios.

Son dispositivos con memoria mas comúnmente utilizados. Sus

características principales son:
 Asumen solamente uno de dos posibles estados de salida.
 Tienen un par de salidas que son complemento una de la otra.
 Tienen una o mas entradas que pueden causar que el estado del
Flip-Flop cambie.
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
SEÑAL DE RELOJ (CLOCK)

nivel alto
Flanco de bajada

Flanco de subida

nivel bajo

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
SINCRONISMO POR NIVEL O DISPARO POR
NIVEL (ALTO o BAJO)

ALTO

BAJO

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP R-S (síncrono)

CK S R 𝑸𝒕+𝟏
0 0 𝑄𝑡

0 1 0
1 0 1

set S Q 1 1 Prohibido

clock CK FF

reset R Q

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP R-S (síncrono)
Ejercicio: Encontrar Q para las señales CK S R 𝑸𝒕+𝟏
R y S dadas, usando FF RS síncrono.
0 0 𝑄𝑡
CK 0 1 0
1 0 1
S
1 1 Prohibido

R S Q
CK FF
Q
R Q
t
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
SINCRONISMO POR FLANCO

La modificación del estado

del biestable tiene lugar en
relación con la presencia
de flancos de la señal de
reloj. Se entiende por
flanco un cambio de nivel
de la onda cuadrada, bien
sea el paso iel nivel bajo al
alto (flanco positivo o de
subida) o el paso del nivel
alto al bajo (flanco
negativo o de bajada).

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
BIESTABLES SÍNCRONOS
SINCRONISMO POR FLANCO: La
modificación del estado del biestable se flanco de
presenta con los flancos de la señal de subida CK
reloj. Se entiende por flanco al cambio de
nivel de la onda cuadrada, bien sea el
paso del nivel bajo al alto (flanco de flanco de
subida) o el paso del nivel alto al bajo bajada CK
(flanco de bajada).
Detector de transiciones positivas Detector de transiciones negativas

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
BIESTABLES DISPARADOS POR FLANCO
(Edge-triggered flip-flop)
La información se memoriza y se transmite en un flanco activo,
en lugar de un nivel activo.

Símbolo que
indica el disparo
por flanco de
subida

Símbolo que
indica el disparo
por flanco de
bajada

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP JK

Tabla de Transición

CK 𝑸𝒕 𝐐𝐭+𝟏 J K
 0 0 0 X
 0 1 1 X
 1 0 X 1
 1 1 X 0
Símbolo

J Q

CK RESULTADO

K Q

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP J K (síncrono)
Tabla de Verdad
Flip-flop JK CK J K 𝐐𝐭+𝟏
 0 0 Qt
 0 1 0
J Q  1 0 1
CK  1 1 𝑄𝑡
0 X X Qt
Q
K

Especificaciones técnicas

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP J K (síncrono)
Flip flop Síncrono con entradas asíncronas PRESET (PR) y CLEAR (CLR).

 Pin PRESET - coloca FF en estado 1.

 Pin CLEAR - coloca FF en estado 0.
 Entradas de control e independentes de otros entradas.

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
EJERCICIO
Completar el diagrama de tiempos (teórico) para el diagrama con
los valores de Q e Q’, considerando los valores de las señales y el
funcionamiento del flip-flop JK mostrado.
CK

PR J

J K
Q
PR
CK

Q CLR
K Q
CLR
Q’

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
EJERCICIO
Completar el diagrama de tiempos (teórico) para el diagrama con
los valores de Q e Q’, considerando los valores de las señales y el
funcionamiento del flip-flop JK mostrado.
CK

Tabla de Verdad PR
CK J K 𝐐𝐭+𝟏
CLR
 0 0 Qt
 0 1 0 Q
 1 0 1
 1 1 𝑄𝑡 Q’
0 X X Qt
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
EJERCICIO

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
Contador de 4 bits basado en
Flip-Flop JK

? ? ? ?
QD

QC

QB

QA
S

S
Q J Q J Q J Q J
CLK
CLK CLK CLK CLK

Q K Q K Q K Q K
R

R
U2:B U2:A U1:B U1:A
74LS112 74LS112 74LS112 74LS112

CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP D (síncrono)
Actúan como muestreadores o retardadores:
Tabla de Verdad
el estado del biestable coincide con el valor
de la señal de entrada D. D 𝑸𝒕 𝑸𝒕+𝟏
Símbolo 0 0 0
D J Q Q 0 1 0
D
CK 1 0 1
CK
K Q 1 1 1
Q

CK D Q
Tabla de transición
 0 0
𝑸𝒕 𝑸𝒕+𝟏 D
 1 1
0 0 0
Sin clock la salida
0 1 1 no cambia
1 0 0
1 1 1
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP D (síncrono)
Actúan como muestreadores o retardadores: el estado del biestable coincide
con el valor de la señal de entrada D.

PR PR CLR CK D Q

0 1 X X 1
Data D Q 1 0 X X 0

Clock CK 1 1  1 1

Q 1 1  0 0

1 1 0 X Q

CLR
Especificaciones técnicas
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios
 UNH
Ing. Electrónica
FLIP FLOP T (síncrono)
Se obtiene cuando los terminales J K se cortocircuitan es decir J = K.
Símbolo
Tabla de Verdad
T J Q T Q T 𝑸𝒕 𝑸𝒕+𝟏 Función
CK CK 0 0 0
no cambia 𝑄𝑡
K Q Q 0 1 1
1 0 1 Cambia
1 1 0 (toggle)
Tabla de transición
𝑸𝒕 𝑸𝒕+𝟏 T
0 0 0
0 1 1
1 0 1
1 1 0
CIRCUITOS DIGITALES II
Profesor: Dr. Javier Camilo Poma Palacios