86.

03 - Dispositivos Semiconductores Clase 16-1

1
Clase 16 - MOSFET (II)

Caracterı́sticas I-V en Régimen de

Saturación

Contenido:
1. El régimen de saturación
2. Caracterı́sticas del MOSFET para VB distinta de VS
3. Dependencias del MOSFET con la temperatura

Lectura recomendada:
ˆ Müller, Kamins, “Device Electronics for Integrated Circuits”,
Ch. 9, §§9.1.
ˆ Pedro Julian, “Introducción a la Microelectronica”, Ch. 5, §§5.1–
5.3.
ˆ Howe, Sodini, “Microelectronics: An Integrated Approach”, Ch. 4,
§§4.4.

1
Esta clase es una traducción, realizada por los docentes del curso “Dispositivos Semiconductores” de la
FIUBA, de la correspondiente hecha por el prof. Jesús A. de Alamo para el curso “6.012 - Microelectronic
Devices and Circuits” del MIT. Cualquier error debe adjudicarse a la traducción.
86.03 - Dispositivos Semiconductores Clase 16-2

Preguntas disparadoras:

ˆ ¿Cómo funciona el MOSFET en saturación?

ˆ ¿El punto de “pinch–off” representa un obstáculo para
el flujo de corriente?
ˆ ¿Por qué la corriente del MOSFET en saturación au-
menta ligeramente al aumentar VDS ?
ˆ ¿Cómo afecta la polarización del “backgate” a las car-
acterı́sticas I-V del MOSFET?
ˆ ¿Cómo afectan variaciones de temperatura a las car-
acterı́sticas I-V del MOSFET?
86.03 - Dispositivos Semiconductores Clase 16-3

1. El régimen de saturación

Geometrı́a del problema:

Los regı́menes de operación hasta aquı́ (VBS = 0):

ˆ Corte: VGS < VT , VGD < VT :

No hay capa de inversión debajo del gate. La cor-
riente de drain es muy pequeña y la consideraremos
despreciable:

ID = 0
86.03 - Dispositivos Semiconductores Clase 16-4

ˆ Triodo: VGS > VT , VGD > VT (con VDS > 0):

hay capa de inversión todo a lo largo debajo del gate:
 
W 0 VDS
ID = µn Cox VGS − − VT VDS
L 2

Caracterı́sticas de salida:
86.03 - Dispositivos Semiconductores Clase 16-5

2 En régimen de triodo, al aumentar VDS tenemos que:

ˆ Al aumentar VDS , aumenta el campo en el canal (Ey (y)).

ˆ Ey (y) arrastra la carga del canal (Q0n(y)) generando
la corriente ID .
ˆ La caı́da de tensión a lo largo del canal (Vc(y)) reduce
la capa de inversión (Q0n(y)).
ˆ Existe una competencia entre el crecimiento de |Ey (y)|
y la disminución de |Q0n(y)|.
ˆ ID crece más lentamente cuando VDS aumenta.
ˆ Cuando VDS se acerca al valor VGS − VT se observa
un efecto de saturación en ID .
86.03 - Dispositivos Semiconductores Clase 16-6
86.03 - Dispositivos Semiconductores Clase 16-7

2 Corriente de saturación

La condición de saturación es:

VGD = VT = VGS − VDS ⇒ VDS(sat) = VGS − VT

La corriente de Drain en esta situación puede calcularse

como:
ID(sat) = ID (VDS = VDS(sat) = VGS − VT )

Luego:
1W 0
ID(sat) = µn Cox (VGS − VT )2
2 L
86.03 - Dispositivos Semiconductores Clase 16-8

1W 0
ID(sat) = µn Cox (VGS − VT )2
2 L
2 Curva de salida (ID vs. VDS )

2 Curva de transferencia en saturación (ID vs. VGS )

86.03 - Dispositivos Semiconductores Clase 16-9

2 ¿Qué ocurre cuando VDS = VGS − VT ?

Carga del canal en el extremo del Drain:

Q0n(L) = −Cox
0
(VGS − VDS − VT ) = 0

No hay capa de inversión en el extremo del Drain. A esta

situación de la suele conocer como pinch-off:
ˆ La ecuación de control de carga es inexacta en el en-
torno de VT .
ˆ La concentración de electrones es pequeña, pero no es
cero.
ˆ Los electrones se mueven rápido debido a que el campo
eléctrico es muy elevado.
ˆ No hay ningún impedimento para el movimiento de
los portadores.
86.03 - Dispositivos Semiconductores Clase 16-10

2 ¿Qué ocurre cuando VDS > VGS − VT ?

ˆ El canal ya no cambia su distribución de carga (Q0n(y)):

Q0n(y) queda determinado por VDS(sat)
⇒ Q0n(y) ∝ VGS − VT .
ˆ El campo eléctrico en el canal tampoco cambia
porque la distribución de carga se mantiene:
Ey (y) queda determinado por VDS(sat
⇒ Ey (y) ∝ VDS(sat) = VGS − VT .
ˆ La corriente en el canal es una corriente de arrastre:
si la carga y el campo se mantienen ⇒ ID es constante

ID = W Q0n(y) µ Ey (y) = ID(sat) ∝ (VGS − VT )2

86.03 - Dispositivos Semiconductores Clase 16-11

3 µm n-MOSFET, n-channel MOSFET

Caracterı́stica de transferencia con VDS = 3 V:

86.03 - Dispositivos Semiconductores Clase 16-12

3 µm n-MOSFET, n-channel MOSFET

Caracterı́sticas de salida con VGS = 0, . . . , 4 V y ∆VGS =

0,5 V:
86.03 - Dispositivos Semiconductores Clase 16-13

2 Efecto de Modulación del Largo del Canal

¿Qué ocurre si VDS > VDS(sat) = VGS − VT ?

ˆ En el modelo planteado hasta el momento ID no de-

berı́a incrementarse.
ˆ Experimentalmente se observa que la corriente au-
menta ligeramente.

ˆ La carga en el canal, se reduce en un entorno a y = L.

86.03 - Dispositivos Semiconductores Clase 16-14

ˆ Entonces la longitud efectiva del canal se reduce:

VDS ↑ ⇒ L(ef ectivo) ↓ ⇒ ID ↑

Este fenómeno puede modelizarse considerando:

 
1 1 1 ∆L
ID ∝ = ' 1+
L(ef ectivo) L − ∆L L L

Entonces:  
1W 0 ∆L
ID = µn Cox (VGS − VT )2 1+
|2 L {z } L
ID(sat)

Experimentalmente se encuentra que:

∆L ∝ VDS − VDS(sat)

Luego:
 
∆L

ID = ID(sat) 1+ = ID(sat) 1 + λ(VDS − VDS(sat))
L
86.03 - Dispositivos Semiconductores Clase 16-15

Del mismo modo, experimentalmente se encuentra que:

1
λ∝
L

Sin embargo, en la práctica esta expresión no es precisa

ya que la ecuación de control de carga es inexacta en el
entorno de VT .

ˆ La concentración de electrones en el canal es pequeña,

pero no es cero.
ˆ Existe una mayor densidad de electrones a ambos la-
dos del punto de pinch-off ⇒ la corriente es mayor en
el entorno de VDS(sat).
ˆ La densidad de portadores libres en la profundidad
de la SCR (en dirección x) es comparable (aunque
menor) a la denisdad de carga en el canal ⇒ No se
puede considerar una situación unidimensional ⇒ La
corriente es levemene mayor en saturación.

Todos estos efectos están afecatdos por la tensión VDS ,

incluso para VDS ≤ VDS(sat). Por lo tanto una expresión
que da mejores resultados en la práctica es:
86.03 - Dispositivos Semiconductores Clase 16-16

1W 0
ID = µn Cox (VGS − VT )2 (1 + λVDS )
|2 L {z }
ID(sat)

(
W 0 VDS
L µ n C ox (V GS − 2 − VT ) VDS (1 + λ VDS ) en Triodo
ID = 1 W 0 2
2 L µn Cox (VGS − VT ) (1 + λ VDS ) en Satración
86.03 - Dispositivos Semiconductores Clase 16-17

2. Caracterı́sticas del MOSFET con VBS 6= 0V

Hay un cuarto terminal en los MOSFET: el body o bulk.

Este terminal es especialmente importante en los circuitos

integrados.

¿Qué hace el terminal de Body?

El contacto de Body permite la aplicación de una polar-

ización al body respecto de la capa de inversión.

Para un n-MOSFET, VBS puede ser únicamente negativa

para asegurar que la juntura PN entre Source y Bulk esté
en inversa.
86.03 - Dispositivos Semiconductores Clase 16-18

2 Análisis cualitativo del efecto de VBS 6= 0V

Suponiendo a la juntura MOS en inversión analizaremos

el caso VBS = 0 y luego observaremos que ocurre cuando
se aplica una VBS < 0. Asumiremos que no circula corri-
ente de Drain.

Al modificar VBS cambian las condiciones de contorno del

lado del semiconductor:
86.03 - Dispositivos Semiconductores Clase 16-19

ˆ Al aplicar VBS se modifica VB .

ˆ Al considerar VGS fijo, Vox no cambia porque el canal
se encuentra al mismo potencial que el Source.
ˆ Como Vox no cambia, la suma de las cargas de de-
serción e inversión no cambian.
ˆ Al aumentar la carga de deserción, entonces hay menos
carga de inversión Q0n.
La carga de inversión es |Q0n| = Cox
0
(VGS − VT )
ˆ La reducción de Q0n puede modelarse como si la jun-
tura tuviese una tensión umbral VT mayor.
86.03 - Dispositivos Semiconductores Clase 16-20

2 Dependencia de VT con VBS

Supongamos VGS = VT . En esta situación el valor de VT

podı́a despejarse de la igualdad:
p
VT + φB = −2φp + γ −2φp
p
Siendo que: VB = −2φp y Vox = γ −2φp.

Si aplicamos la tensión VBS , la misma afecta la caı́a del

potencial en el semiconductor:

VB = −2φp pasa a ser VB = −2φp − VBS .

Además la diferencia de potencial entre el Gate y el semi-

conductor también se incrementa −VBS .

Podemos escribir entonces:

p
VT (VBS ) + φB − VBS = −2φp − VBS + γ −2φp − VBS

Despejando, obtenemos:
p
VT (VBS ) = VF B − 2φp + γ −2φp − VBS
86.03 - Dispositivos Semiconductores Clase 16-21

p
VT (VBS ) = VF B − 2φp + γ −2φp − VBS

Si definimos: VT o = VT (VBS = 0)

Podemos reescribir:
p p 
VT (VBS ) = VT o + γ −2φp − VBS − −2φp
86.03 - Dispositivos Semiconductores Clase 16-22

Caracterı́sticas del backgate (VBS = 0, . . . , −3 V, VDS =

3 V):
86.03 - Dispositivos Semiconductores Clase 16-23

3. Efectos de temperatura

Las variaciones de temperatura afectan las caracterı́sticas

I-V de los MOSFETs.

Los parametros principales que dependen de la temper-

atura:
 −n
ˆ Movilidad: µ(T ) = µ(T0) · T
con 1.5 < n < 2.5
T0

ˆ Tensión Umbral: VT = VF B − 2φp + γ −2φp

p

VT (T ) = VT (T0) − α(T − T0)

Ambos parámetros disminuyen con el aumento de tem-

peratura.

Considerando que la corriente de saturación es:

1W 0
ID(sat) = µn Cox (VGS − VT )2
2 L

Entonces se plantea la siguiente interrogante: ¿qué ocurre

con la corriente ID si la temperatura aumenta?
86.03 - Dispositivos Semiconductores Clase 16-24

Resultados de simulaciones de SPICE:

Cuando el transistor se encuentra en conducción (régimen

de inversión con ID > 0) el comportamiento es gobernado
por la disminución de la movilidad (µ).

ID disminuye para un VGS fijo.

86.03 - Dispositivos Semiconductores Clase 16-25

Observando con más detalle la curva en escala semi-log:

En la región subumbral (VGS < VT ) la corriente es pequeña

pero no es nula2.

El comportamiento es gobernado por la disminución en

VT .

ID aumenta con la temperatura para un VGS fijo.

2
el modelo de SPICE es más completo que el que presentamos en este curso
86.03 - Dispositivos Semiconductores Clase 16-26

Existe una región donde las varia-

ciones de temperatura afectan
muy poco a ID . A este punto
de trabajo se lo llama ZTC (Zero
Temperature Coefficient) y se
debe a la compensación de ambas
dependencias (µ y VT ) con la tem-
peratura que impactan de manera
opuesta a ID .

En algunos casos, el ZTC se manifiesta en el régimen de

saturación:
−500

VGS (V)

Curvas I-V para diferentes temperaturas medidas en el Laboratorio de Fı́sisca

de Dispositivos - Microelectrónica de la FIUBA sobre un transistor PMOS
para obtener el ZTC.
86.03 - Dispositivos Semiconductores Clase 16-27

Principales conclusiones

ˆ En el MOSFET en saturacion (VDS ≥ VDS(sat)) aparece

el punto de pinch-off en extremo del Drain del canal
– La concentración de electrones es muy pequeña
– Los portadores se mueven muy rápido
– El punto de pinch-off no representa un obstáculo
para el movimiento de los portadores
ˆ El pinch-off del canal provoca la saturación del tran-
sistor y la expresión de la corriente de Drain es:
1W 0
ID(sat) = µn Cox (VGS − VT )2
2 L
ˆ Debido a la Modulación del Largo del Canal, ID(sat)
se incrementa levemente con VDS .
ˆ La aplicación de una tensión en el terminal de Body
modifica a VT (back-gate effect).
ˆ Las variaciones de temperatura afectan las curvas I-V
de los MOSFET principalmente debido a la depen-
dencia de la movilidad µ y de la tensión umbral VT .
ˆ Se observa que el comportamiento del MOSFET frente
a la temperatura también depende de su punto de op-
eración o trabajo (punto en el plano I-V).