Wuolah: @BlackTyson

Tema 1 Introducción.
1. Unidades funcionales:
a. Unidades funcionales:
i. Arquitectura von Neumann (E/S, M, CPU (ALU+UC)
ii. E: lectura, M: almacena, CPU: procesa (ALU -> operaciones, UC ->
control), S: escritura
b. Memoria:
i. Instrucciones máquina:
- Transferencia: mov, in out
- Operaciones: add, and
- Control: jmp, call, ret,set
ii. Conceptos:
- Un programa almacenado determina comportamiento máquina
- Los datos pueden codificarse en: codops -> instrucciones,
binario -> enteros, ASCII -> alfabéticos, doble precisión ->
coma flotante
iii. Tipos de almacenamiento:
1. Primario(memoria semiconductora): útil para palabras de n bits
accesibles en 1 operación básica r/w. Es muy frecuente.
Jerarquía: cache -> L1 -> L2 -> L3 -> MP (en este último se
almacena el programa).
2. Secundario (óptico de E/S).
c. E/S
i. Entrada:
1. Codifica información operador
2. Recupera información almacenada
3. Comunicación entre ordenadores.
ii. Salida:
1. Codifica información salida
2. Almacena información.
3. Comunicar con otros computadores.
d. CPU
i. ALU:
1. Componente más rápido del computador (también UC)
2. Almacena en registros (muy rápido)
3. Realiza operaciones aritmético-lógicas.
ii. UC:
1. Componente más rápido del computador (también ALU)
2. Controla los circuitos anteriores según lo indicado por el
programa almacenado en MP. Utiliza instrucciones de
transferencia para M y E/S y aritmético-lógicas para la ALU
e. Ordenamiento en memoria de bytes:
i. Criterio Little-endian: se almacena primero el byte menos significativo
(LSB)
ii. Criterio Big-endian: se almacena primero el byte más significativo
(MSB).
 iii. Ejemplos: 0x78 83 94 12. Little-endian: 0x12 78 83 94. Big-endian:
0x94 83 78 12
iv. Una palabra de n bytes alineada comienza en un múltiplo de n.

f. Clasificaciones m/n:
i. Son tipos de CPU según operandos de las instrucciones ALU, que
permiten n oprandos de máximo m de memoria
ii. Ejemplos:
- 0/0: instrucciones de pila
- 1/1: máquinas de acumulador: Load M, Add M
- x/2 x/3: Rpg(registros de propósito general):
- Arquitecturas R/R (registro registro):
- 0/2, 0/3
- ADD R1, R2, R3.
- Típico de RISC.
- Puede realizar varias instrucciones, perdiendo
a veces información pero haciendo a la CPU
más veloz
- Arquitecturas R/M (registro-memoria):
- 1/2, 1/3, 2/3(poco frecuente):
- Add R1,R2/ Add R1, B.
- Típico de CISC.
- Cuando el destino es memoria (Add R1,B), se
realiza un acceso adicional.
- Arquitecturas M/M (memoria-memoria):
- 2/2, 2/3(poco frecuente)
- Add R1, R2/ Add R1,B/ Add A,B.
- Permiten operar en memoria, pero provocaría
muchos accesos por instrucción.
- Puede realizar varias captaciones, aumentando
el PC si las direcciones ocupan más posición de
memoria.
g. Repertorios:
i. ISA:
- Arquitectura del repertorio(Instruction set Architecture)
- Cuenta con registros, instrucciones, modos de
direccionamiento…)
ii. RISC:
- Repertorio de instrucciones reducido y pocos modos
- 0/2, 0/3
- UC sencilla con muchos registros.
iii. CISC:
- Repertorio complejo y muchos modos.
- 1/2, 1/3
- Próximos a lenguaje de alto nivel.
2. Conceptos básicos de funcionamiento
a. Ciclo ejecución de instrucciones:
i. Fases:
1. Programa en MP.
2. La UC tiene PC, que es la posición de MP de la siguiente
instrucción.
3. Captación: se lee la posición (IR <- M[PC]) usando MAR/MDR,
se interpreta como codop y se incrementa el PC
4. Decodificación: se desglosa el codop/registros
5. Ejecución: llevar datos a la ALU(operar)
6. Almacenamiento: salvar resultado
b. Modos de direccionamiento:
i. Inmediato:
- El número es el valor del operando
- Add $0,$variable
ii. Registro:
- El número es un índice de registro.
- add %ebx, %rax
iii. Memoria
- La instrucción lleva índices de registros y/o memoria.
1. Directo: mov array, %edx
2. Indirecto a través de registro: move (%ecx)
3. Relativo a base (utiliza registros y desplazamientos): mov
-8(%ebp)
4. Indexado: add array(%ebx,4)
5. Combinado: add (%ecx, %ebx, 4)
3. Estructuras de bus
a. Tipos de bus:
i. Paralelos:
- E/S, M, CPU, deben conectarse para pasar datos.
- Representación binaria: palabras n bits-> bus datos n bits,
direcciones m bits -> bus direcciones m bits, líneas de UC ->
bus de control
ii. Bus únicos.
- CPU escribe bus dirección y control. También escribe bus
datos si es una instrucción de solo escritura.
- E/S, M: comprueba su dirección evitando así cortocircuito del
bus de datos.
- Es sencillo y bajo coste, permite añadir más dispositivos.
iii. Buses múltiples.
- Bus sistema y bus E/S.
- Permiten funcionar el paralelo siendo así más rápido.
- Coste alto y completo.
b. Adaptación de velocidades (CPU > Memoria >> E/S)
i. Estados de espera: alargan el ciclo de bus si no se activa la señal
RDY.
ii. Buffers: dispositivo lento almacena datos en buffer rápido, evitando
así retrasos de la CPU.
c. Software de sistema:
i. Crear programa -> MP -> ejecutar:
- Shell: recibe órdenes de usuario.
- Editor: crea código fuente y archiva.
- Compilador: crea código objeto.
- Enlazador: crea ejecutable.
- Sistema de ficheros y E/S.
ii. Arrancar SO:
- Soporte físico: bootstrap.
- ROM en espacio de memoria apuntado.
- Bootloader primario: carga el arranque.
- Bootloader secundario: permite escoger SO
iii. Llamadas al sistema:
- Usuario elige aplicación y se carga en EXEC.
- EXEC carga la aplicación en memoria y si pasa control la
retorna.
- La aplicación invoca open/read/close.
- La aplicación retorna resultado(print)
iv. Gestionar recursos SO
v. Pensar tareas realizadas por SO para ejecución
4. Rendimiento:
a. Reloj del procesador:
i. La UC emplea varios ciclos de reloj en ejecutar una instrucción
ii. Frecuencia R = 1/p
b. Ecuación básica de rendimiento:
i. T: tiempo para ejecutar programa benchmark.
ii. N: instrucciones.
iii. S: ciclos/instrucción:
(𝑁*𝑆)
iv. T= 𝑅
v. Ideal:
- N bajo: depende del compilador y repertorio.
- S bajo: depende de la implementación de la CPU
- R alto: depende de la tecnología y del diseño de la CPU
c. Segmentación de cauce:
Consiste en intentar que S sea aproximadamente 1( una instrucción necesite
solamente un ciclo)
d. Funcionamiento superescalar (S<1)
i. Consigue paralelismo a base de duplicar unidades funcionales.
ii. Es común en CPUs actuales
e. Formas de reducir T:
i. Velocidad de reloj (aumentar la frecuencia):
- Gracias a la mejora en tecnología.
- Mejorar S: supersegmentación
ii. Repertorios RISC/CISC:
- RISC: mejora R y empeora S -> N aumenta.
iii. Mejoras en compilador (n--)
- Optimizador espacial (n--)
- Requiere conocimiento arquitectura
- Optimizador temporal ((n*s)--)
- Requiere conocimiento de organización.
- Mediante una optimización correcta ambos arrojan el mismo
resultado.
5. Perspectiva histórica
a. Previos a 1ªgen (guerra mundial)
- Relés electromagnéticos = O(s)
b. 1ª Gen: Tubos de vacío (45-55)
- Von neumann: concepto prog. almacenado
- T conmutación = O(ms)
- Memoria: núcleos magnéticos.
c. 2ªGen: transistores (55-65):
- T. conmutacion: O(µs)
- Compilador fortran
d. 3ªGen: Circuito integrado(65-75):
- Tconmut = O(ns)
- Arquitectura microprogramada, segmentación de cauce y memoria
caché.
- So multiusuario, memoria virtual.
e. 4ªGen: VLSI (75-...):
- µprocesador completo en 1 chip.
- Arquitectura: mejora de la anterior.