ELECTRONICA DIGITAL
FASE 1- RECONOCIMIENTO DE SISTEMAS DE NUMERACIÓN Y SIMPLIFICACIÓN DE
FUNCIONES LÓGICAS.
Presentado a: RICARDO PINO DIAZ
Presentado por: JERSON GERARDO CASTILLO MUÑOZ
Código: 1053586006
Grupo: 243004_47
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD
ESCUELA DE CIENCIAS BASICAS TECNOLOGIA E INGENIERIA
INGENIERIA ELECTRONICA
NEIVA, SEPTIEMBRE, 2022
1
INTRODUCCION
El buen desarrollo a través de la historia nos ha permitido obtener a eficiencia en diferentes
procesos por medio de la tecnología y ks sistemas es por esto el enfoque en la electrónica digital
su importancia en sus diferentes formas de aplicación.
En este documento se comenzará a evaluar y desarrollar el análisis de los principios básicos
aplicados para el buen desarrollo de los circuitos digitales y el uso de desarrollo de herramientas
computacionales por medio del reconocimiento de tipos de compuertas su funcionamiento y la
forma de aplicación, a través de ejercicios e implementación de funciones aplicadas en la industria
desarrollado por medio del software on line EDAplayGround.
OBJETIVOS
Conocer los principios básicos y procesos que conforman la electrónica digital teniendo en cuenta
teniendo en cuenta las diferentes formas de su uso de aplicación a través de diversos procesos
emplear los sistemas de numeración y métodos de conversión y simplificación mediante ejercicios
matemáticos desarrollando a través de estos mapas de Karnaugh para la solución de circuitos
lógicos implementados y simulados en el programa EDAplayGround.
2
1-REALICE LAS SIGUIENTES CONVERSIONES DE BASE 10 A LA BASE INDICADA, SE
DEBE COLOCAR EL PASO A PASO DEL MÉTODO MATEMÁTICO IMPLEMENTADO
(SECCIONES 3.3 Y 3.5 DEL LIBRO DE MUÑOZ):
Estudiante 4:
A. 526 a Hexadecimal
B. 284 a Binario
C. 53,9 a Hexadecimal
D. 112,61 a Binario
SOLUCIÓN
526 a Hexadecimal
526/16=32=14
32/16=2=0
14,0,2
¿
284 a Binario
284/2=142=0
142/2=71=0
71/2=35=1
35/2=17=1
17/2=8=1
8/2=4=0
4/2=2=0
2/2=1=0
00011100
¿
53,9 a Hexadecimal
¿
53/16=3=5
3,5
3
0,9*16=14,6
0,6*16=9,6
0,6*16=9,6
0,6*16=9,6
0,6*16=9,6
( 0 , 9 )10=( d 999 )16
(53 , 9)10=(35 , d 999)16
112,61 a Binario
112/2=56=0
56/2=28=0
28/2=14=0
14/2=7=1
7/2=3=1
3/2=1=1
( 1110000 )2
0,61/¿2=1,22
0,22¿2=0,44
0,44¿2=0,88
0,88¿2=1,76
0,76¿2=3,52
( 0 , 61 )10=( 0,10013 )2
4
2. CONVIERTA LOS SIGUIENTES NÚMEROS A COMPLEMENTO A 2 CON EL NÚMERO BITS
INDICADOS, SE DEBE COLOCAR EL PASO A PASO DEL MÉTODO MATEMÁTICO
UTILIZADO (SECCIÓN 3.7.2 DEL LIBRO DE MUÑOZ).
ESTUDIANTE 4:
g. −5 con 8 bits.
h. -50 con 8 bits
SOLUCIÓN
1. ¿
5/2=2=1
2/2=1=1
101
( 5 )10=( 101 )2= ( 00000101 )2
11111011
2. ¿
50/2=25=0
25/2=12=1
12/2=6=0
6/2=3=0
3/2=1=1
110010
( 50 )10=( 110010 )2=00110010=11001110
3. SEA LA SIGUIENTE FUNCIÓN BOOLEA (SECCIONES 2.3 Y 2.4 DEL LIBRO DE MUÑOZ):
ESTUDIANTE 4: F (𝐴, 𝐵, 𝐶,𝐷) = ∏(2,4,3,5,6)
❑
F= ∏
A, B, C , D
(2 , 4 , 3 ,5 , 6)
5
A) UTILIZANDO MAPAS DE KARNAUGHT ENCUENTRE LA MÍNIMA EXPRESIÓN
PRODUCTO DE SUMAS.
TABLA DE VERDAD MAPA DE KARNAUGH
# A B C D F
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 0 1 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0 0 0 1 0
5 0 1 0 1 0
6 0 1 1 0 0 1 1 1 1
7 0 1 1 1 1
8 1 0 0 0 1 1 1 1 1
9 1 0 0 1 1
1 1 0 1 0 1
0
1 1 0 1 1 1
1
1 1 1 0 0 1
2
1 1 1 0 1 1
3
1 1 1 1 0 1
4
1 1 1 1 1 1
5
B) IMPLEMENTE EN VHDL LA EXPRESIÓN USANDO EL SOFTWARE EDAPLAYGROUND.
EN EL INFORME DEBE INCLUIR UNA IMPRESIÓN DE PANTALLA DE LA DESCRIPCIÓN EN
VHDL Y LA SIMULACIÓN.
C) CONSTRUIR EL ESQUEMÁTICO DE LA FUNCIÓN SIMPLIFICADA PARA EL PRODUCTO
DE SUMAS.
F=¿ . ( A+C + D ) . ( A+ B+C )
6
F≤( A∨B∨not C )∧( A∨not C∨D )∧( A∨not B∨C)
4. EN UNA CENTRAL SOLAR SE DISPONE DE 3 GRUPOS DE PANELES Y SE DESEA
MONITORIZAR SU FUNCIONAMIENTO. PARA ELLO CADA GRUPO DISPONE DE UN
SENSOR QUE SE ACTIVA (1) SI EL GRUPO ESTÁ FUNCIONANDO CORRECTAMENTE Y SE
DESACTIVA (0) EN CASO DE QUE SE DETECTE UN FALLO EN EL GRUPO. DISEÑE UN
CIRCUITO QUE A PARTIR DE LA INFORMACIÓN PROPORCIONADA POR ESTOS
SENSORES ACTIVE UNA SEÑAL CUANDO FALLE SÓLO UNO DE LOS GRUPOS, OTRA
CUANDO FALLEN DOS O MÁS GRUPOS.
A) ENCUENTRE UNA TABLA DE VERDAD QUE MODELE EL FUNCIONAMIENTO DEL CIRCUITO. ESTA
TABLA TENDRÁ TRES ENTRADAS (UNA POR CADA SENSOR) Y DOS SALIDAS (UNA CUANDO QUE
INDICA CUANDO FALLA UN GRUPO Y OTRA PARA INDICAR CUANDO ESTÁ FALLANDO MÁS DE UN
GRUPO).
Para este ejercicio procedemos a nombrar las entradas y las salidas
Entrada M1= A
Entrada M2=B
Entrada M3=C
Sensor falla de un grupo = F 1
Sensor falla de uno o más grupos = F 2
Funcionando = 1
Fallando = cero
TABLA DE VERDAD
# A B C F1 F2
0 0 0 0 1 0
1 0 0 1 0 1
2 0 1 0 0 0
3 0 1 1 1 1
4 1 0 0 0 0
5 1 0 1 1 1
6 1 1 0 1 1
7 1 1 1 1 1
7
B) SIMPLIFIQUE DICHA TABLA DE VERDAD USANDO KARNAUGHT E IMPLEMÉNTELA EN
VHDL.
MAPA DE KARNAUGH MAPA DE KARNAUGH
Funcionamiento Correcto F1 Sensor de falla F2
1 0 1 0 0 1 1 0
0 1 1 1 0 1 1 1
F1
𝐹 = 𝐴̅. 𝐵̅ . 𝐶̅ ) + (𝐵. 𝐶 ) + (𝐴. 𝐵) + (𝐴. 𝐶)
𝐹 <= 𝑛𝑜𝑡(𝐴)𝑎𝑛𝑑𝑛𝑜𝑡(𝐵)𝑎𝑛𝑑𝑛𝑜𝑡(𝐶)𝑜𝑟𝐵𝑎𝑛𝑑𝐶𝑜𝑟𝐴𝑎𝑛𝑑𝐵𝑜𝑟𝐴𝑎𝑛𝑑𝐶
F2
𝐹 = (𝐶) + (𝐴. 𝐵)
𝐹 <= 𝐶 𝑜𝑟 𝐴 𝑎𝑛𝑑 𝐵
C) SIMULE SU DISEÑO EN EDAPLAYGROUND PARA COMPROBAR EL CORRECTO
FUNCIONAMIENTO DE SU CIRCUITO.
8
1 1 1 1
x x 0 1
5. SEA LA SIGUIENTE FUNCIÓN BOOLEANA, EN
0 0 1 0
DONDE LOS PRIMEROS TÉRMINOS SON LOS
MINTÉRMINOS (M) Y LOS SEGUNDOS (D) 0 0 0 x SON
CONDICIONES LIBRES (SECCIÓN 2.4.3):
Estudiante 4:
𝐹(𝐴,𝐵, 𝐶, 𝐷) =∑ ( 0 ,1 , 2 ,3 , 6 , 15 ) + ∑ (10 , 4 , 5)
d
A. ENCUENTRE LA MÍNIMA EXPRESIÓN SOP, USANDO MAPAS DE KARNAUGHT.
TABLA DE VERDAD MAPA DE KARNAUGH
# A B C D F
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 X
5 0 1 0 1 X
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
1 1 0 1 0 X
0
1 1 0 1 1 0
1
1 1 1 0 0 0
2
1 1 1 0 1 0
3
1 1 1 1 0 0 9
4
1 1 1 1 1 1
5
𝐹(𝐴,𝐵, 𝐶, 𝐷) =∑ ( 0 ,1 , 2 ,3 , 6 , 15 ) + ∑ (10 , 4 , 5)
d
F=( A . B )+ ( A .C . D ) +( A . B . C . D)
F≤not ( A)∧not (B)∨not (A )∧C∧not (D)∨ A∧B∧C∧D
10
