Capitulo 6.
Lógica secuencial
Páginas: 351 - 387
6- 1 INTRODUCCION
Los circuitos digitales hasta ahora considerados han sido combinacionales, es
decir, las salidas en un instante dado de tiempo son enteramente dependientes de
las entradas presentes en ese mismo tiempo. Aunque cada sistema digital debe
tener circuitos combinacionales, la mayoría de los sistemas encontrados en la
práctica incluyen también elementos de memoria, los cuales requieren que el
sistema se describa en términos de la lógica secuencial.
Un diagrama de bloque de un circuito secuencial se muestra en la Figura 6-1. Este
consiste en un circuito combinacional al cual se le conectan elementos de
memoria para formar un camino de realimentación.
Los elementos de memoria son capaces de almacenar información binaria dentro
de ellos. La información binaria almacenada en los elementos de memoria en un
tiempo dado define el estado del circuito secuencial. El circuito secuencial recibe
la información binaria de las entradas externas. Estas entradas, conjuntamente
con el presente estado de los elementos de memoria, determinan el valor binario
de los terminales de salida. También determinan la condición de cambio de estado
en los elementos de memoria. El diagrama de bloque demuestra que las salidas
externas en un circuito secuencial son una función no solamente de las entradas
externas sino del presente estado de los elementos de memoria. El siguiente
estado de los elementos de memoria es también una función de las entradas
externas y del estado presente.
Hay dos tipos de circuitos secuenciales. Su clasificación depende del tiempo de
sus señales.
1. Un circuito secuencial sincrónico es un sistema cuyo comportamiento
puede definirse a partir del conocimiento de sus señales en instantes
discretos de tiempo.
2. El comportamiento de un circuito asincrónico depende del orden en que
cambien las señales de entrada y puedan ser afectadas en un instante
dado de tiempo.
Un sistema lógico secuencial sincrónico, por definición, puede usar señales que
afecten los elementos de memoria solamente en instantes de tiempo discreto. Una
forma de lograr este propósito es usar pulsos de duración limitada a través del
sistema de tal manera que la amplitud de un pulso represente lógica 1 y otra
amplitud de pulso (o la ausencia de un pulso) represente lógica 0. La dificultad con
un sistema de pulsos es que cualquier par de pulsos que lleguen de fuentes
separadas independientes a las entradas de la misma compuerta mostrarán
retardos no predecibles de tal manera que se separarán los pulsos ligeramente,
resultando una operación no confiable.
Los sistemas lógicos secuenciales sincrónicos prácticos usan amplitudes fijas
tales como niveles de voltaje para las señales binarias. La sincronización se logra
por un dispositivo de tiempo llamado generador maestro de tiempo el cual genera
un tren periódico de pulsos de reloj. Los pulsos de reloj se distribuyen a través del
sistema de tal manera que los elementos de memoria son afectados solamente
con la llegada del pulso de sincronización.
Los circuitos secuenciales sincrónicos que usan pulsos de reloj en las entradas de
los elementos de memoria se llaman circuitos secuenciales temporizados. Los
circuitos secuenciales temporizados son el tipo más comúnmente usado. No
presentan problemas de inestabilidad y su temporización se divide fácilmente en
pasos discretos independientes, cada uno de los cuales se considera
separadamente.
6-2 FLIP-FLOPS
un circuito flip-flop puede mantener un estado binario indefinidamente (siempre y
cuando se esté suministrando potencia al circuito) hasta que se cambie por una
señal. de entrada, para cambiar estados. La principal diferencia entre varios tipos
de flip-fiops es el número de entradas que poseen y la manera en la cual las
entradas afectan el estado binario. Los tipos de flip-flops más comunes se
discuten a continuación.
Circuito básico de un flip-flop
Un circuito flip-flop puede construirse con dos compuertas NAND o dos
compuertas NOR. Estas construcciones se muestran en los diagramas lógicos de
las Figura. 6-2 y 6-3.
Cada circuito forma un frip-flop básico del cual, se puede construir uno más
complicado. La conexión de acoplamiento intercruzado de la salida de una
compuerta a la entrada de otra contribuye un camino de realimentación. Por esta
razón, los circuitos se clasifican como circuitos secuenciales asincrónicos. Cada
frip-flop tiene dos salidas, Q y Q’ y dos entradas S (set) y R (reset). Este tipo de
flip-flop se llama flip-flop RS acoplado directamente o bloqueador SR (SR latch).
Las letras R y S son las iniciales de los nombres en inglés de las entras (reset,
set).
Para analizar la operación del circuito de la Figura 6-2 se debe recordar que la
salida de una compuerta NOR es 0 si cualquier entrada es 1 y que la salida es 1
solamente cuando todas las entradas sean 0. Como punto de partida asúmase
que la entrada de puesta uno (set) es 1 y que la entrada de puesta a cero (reset)
sea 0. Como la compuerta 2 tiene una entrada de 1, su salida Q’ debe ser 0, lo
cual coloca ambas entradas de la compuerta 1 a 0 para tener la salida Q como 1.
Cuando la entrada de puesta a uno (set) vuelva a 0, las salidas permanecerán
iguales ya que la salida Q permanece como 1, dejando una entrada de la
compuerta 2 en 1. Esto causa que la salida Q’ permanezca en 0 lo cual coloca
ambas entradas de la compuerta número 1 en 0 y así la salida Q es 1. De la
misma manera es posible demostrar que un 1 en la entrada de puesta a cero
(reset) cambia la salida Q a 0 y Q’ a 1. Cuando la entrada de puesta a cero cambia
a 0, las salidas no cambian.
Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas
salidas Q y Q’ van a 0. Esta condición viola el hecho de que las salidas Q y Q’ son
complementos entre sí. En operación normal esta condición debe evitarse
asegurándose que no se aplica un 1 a ambas entradas simultáneamente.
Un flip-flop tiene dos entradas útiles. Cuando Q= 1 y Q’= 0 estará en el estado de
puesta o uno (o estado 1). Cuando Q=0 y Q’= 1 estará en el estado de puesta a
cero (o estado 0). Las salidas Q y Q’ son complementos entre sí y se les trata
como salidas normales y de complemento respectivamente. El estado binario de
un flip-flop se toma como el valor de su salida normal.
El circuito flip-flop básico NAND de la Figura 6-3 opera con ambas entradas
normalmente en 1 a no ser que el estado del flip-flop tenga que cambiarse. La
aplicación de un 0 momentáneo a la entrada de puesta a uno, causará que Q vaya
a 1 y Q’ vaya a 0, llevando el flip-flop al estado de puesta a uno. Después que la
entrada de puesta a uno vuelva a 1, un 0 momentáneo en la entrada de puesta a
cero causará la transición al estado de borrado (clear). Cuando ambas entradas
vayan a 0, ambas salidas irán a 1; esta condición se evita en la operación normal
de un flip-flop.
Flip-flop RS temirorizado
El flip-flop RS temporizado mostrado en la Figura 6-4(a) consiste en un flip-flop
básico NOR y dos compuertas AND. Las salidas de dos compuertas AND
permanecen en cero mientras el pulso del reloj (abreviado en inglés CP) sea 0,
independientemente de los valores de entrada de S y R. Cuando el pulso del reloj
vaya a 1, la información de las entradas S y R se permite llegar al flip-flop básico.
El estado de puesta a uno se logra con S= 1, R= 0 y CP= 1. Para cambiar el
estado de puesta a cero (o borrado) las entradas deben ser S=0, R=1 y CP= 1.
Con S= 1 y R= 1, la ocurrencia de los pulsos de reloj causará que ambas salidas
vayan momentáneamente a 0. Cuando se quite el pulso, el estado del flip-flop será
indeterminado, es decir, podría resultar cualquier estado, dependiendo de si la
entrada de puesta a uno o la de puesta a cero del flip-flop básico, permanezca el
mayor tiempo, antes de la transición a 0 al - final del pulso
